1. 多核系统概述：STM32H7/MP1系列双核架构
各位同学，咱们今天聊聊多核。说实话，我刚开始接触嵌入式时，用的都是单核MCU，一个Cortex-M3或者M4搞定所有事情。后来项目越来越复杂，又要跑GUI，又要做实时控制，还要处理大量传感器数据——单核开始吃力了。
这时候，ST推出了双核MCU。我记得第一次拿到STM32H745开发板时，心里还挺兴奋的。两个核，一个管界面，一个管控制，听起来就很合理。但真正上手后才发现，多核编程的坑，比想象中多得多。
1.1 STM32H7与MP1系列的双核架构
先看两张图，了解一下ST目前主流的双核方案。
STM32H7系列：Cortex-M7 + Cortex-M4，主打高性能实时控制。
STM32MP1系列：Cortex-A7 + Cortex-M4，主打Linux + 实时控制。
这两个系列虽然都叫双核，但定位完全不同。H7是双M核，跑裸机或RTOS；MP1是A核跑Linux，M核做实时外设控制。我个人习惯把H7叫做"对称双核"，MP1叫做"异构双核"。
1.2 Cortex-M7 与 M4/M0+ 的核心差异
很多同学问我：M7和M4到底差在哪？说白了，M7是一个"性能怪兽"，而M4是"均衡选手"，M0+则是"省电小王子"。
| 特性 | Cortex-M7 | Cortex-M4 | Cortex-M0+ |
|---|---|---|---|
| 流水线 | 6级，双发射 | 3级 | 2级 |
| 缓存 | L1 I/D Cache | 无（部分有TCM） | 无 |
| 总线 | AXI + AHB + APB | AHB + APB | AHB-Lite |
| FPU | 双精度 | 单精度 | 无 |
| SIMD | 支持 | 支持 | 不支持 |
| 典型功耗 | ~300mW@480MHz | ~100mW@240MHz | ~20mW@48MHz |
这里有个关键点：M7的L1 Cache。我在项目中遇到过一个问题——M7从Cache读数据，M4直接写内存，结果M7读到的全是旧数据。这就是缓存一致性问题，也是咱们这门课的核心。
我的经验：M7的Cache默认是开启的，但如果你不做一致性处理，双核共享数据时一定会出问题。我建议刚上手时，先把Cache关掉调试，等通信逻辑跑通了再开Cache优化性能。
1.3 多核编程的挑战
多核编程，说白了就是"三个麻烦"：
- 资源竞争：两个核同时访问同一个外设或内存，谁先谁后？
- 缓存一致：M7的Cache和M4的直接内存访问，数据怎么同步？
- 同步通信：两个核怎么高效地"对话"？
我曾经在一个H745项目上，M7跑主控算法，M4跑通信协议栈。一开始没做互斥保护，两个核同时操作UART的DMA描述符，结果数据乱飞。查了三天，最后发现是共享内存区没有加信号量。
避坑指南：我曾经在MP1上遇到一个更隐蔽的问题——A7核通过共享内存给M4发数据，M4读到的数据偶尔会错位。后来发现是A7的Cache写回策略导致数据没有及时刷到物理内存。解决办法是在A7侧调用 flush_dcache_range() 强制刷Cache。
1.4 多核编程的机遇
当然，挑战越大，收益也越大。多核架构带来的好处是实实在在的：
- 性能翻倍：两个核各司其职，系统吞吐量大幅提升
- 实时性保障：M4专门处理中断和实时任务，不会被M7的复杂运算拖累
- 功耗优化：低负载时关掉一个核，省电效果明显
- 功能安全：两个核可以做交叉校验，满足IEC 61508等安全标准
举个例子，我做过一个工业伺服驱动器项目：M7负责FOC算法和轨迹规划，M4负责编码器读取和IO控制。两个核通过共享内存交换数据，M4每100微秒更新一次位置信息，M7每500微秒计算一次控制量。最终系统响应时间控制在50微秒以内，单核方案根本做不到。
核心观点：多核不是简单的"1+1=2"，而是"1+1>2"还是"1+1<2"，取决于你的软件架构和内存管理。咱们这门课，就是要帮你把"1+1"做成"大于2"。
1.5 本章小结
嗯，到这里，咱们把多核的"家底"都翻了一遍。你想想看，STM32H7和MP1虽然都是双核，但架构思路完全不同。M7和M4的差异，也不只是主频和流水线，Cache的存在让内存管理变得复杂。
多核编程确实有挑战，但机遇更大。接下来的章节，我会带你一步步深入：从内存映射、Cache配置，到共享内存通信、缓存一致性协议，再到实战调试技巧。每个知识点我都会结合自己的踩坑经历来讲，让你少走弯路。