4. 硬件设计要点与信号完整性
STM32N6 把 NPU、MIPI CSI-2 接收器、大容量片上 SRAM 和高速外设集成在一颗芯片里，这决定了它的硬件设计不再是“画通就行”的 MCU 板，而更接近一颗小型 SoC 的板级工程。核心板负责算力与存储，摄像头模组负责成像，电源树负责给各个域提供干净且有序的电，时钟负责让 MIPI 与 NPU 在正确的频率上工作，而 EMC/ESD 防护决定产品能不能过认证、能不能在真实环境中稳定运行。本节按“先分层、再逐项落地”的方式，把这几件事串成一条可执行的硬件设计路径。
一、核心板与摄像头模组的接口边界
建议把系统拆成三块物理边界清晰的板：核心板（STM32N6 + DDR/PSRAM + eMMC/Flash + PMIC）、摄像头转接板（Sensor + 时钟 + 供电滤波 + 连接器）、底板（电源输入、USB、以太网、SD、按键、调试口）。核心板与底板之间用高密度板对板连接器，摄像头模组则通过 FPC 或同轴连接器接入。这样做的直接好处是：MIPI 差分对只在核心板到摄像头这一段短距离内走线，阻抗和长度更容易控制；量产时更换不同 Sensor 只需改转接板，核心板不动。
STM32N6 的 MIPI CSI-2 接收器通常为 2-lane 或 4-lane，配合 1 对时钟差分。以 4-lane、每 lane 约 1.5 Gbps 的示例配置估算，单 lane 速率 1.5 Gbps 时，UI（单位间隔）约 667 ps，走线长度失配应控制在 5 mil 以内，差分对内间距保持恒定，避免在 FPC 上出现跨分割。摄像头模组的 MCLK 一般由 STM32N6 的 MCO 或专用时钟芯片提供，典型 24 MHz；若 Sensor 支持外部晶振，也可在模组侧就近放置，减少长距离时钟走线带来的抖动。
二、电源树：按域供电、按时序上电
STM32N6 的电源域大致分为 VDD（内核/IO）、VDDIOx（各 bank IO）、VDDIO_CSI（MIPI 接口）、VDDA（模拟/PLL）、VDD_NPU（NPU 域，若独立）以及摄像头模组的 AVDD/DVDD/DOVDD。设计时先画电源树，再画 PCB。电源树的核心不是“有几路电”，而是“谁先上、谁后上、谁和谁共地、谁需要低噪声”。
一个可参考的示例电源树：输入 5 V → 高效 Buck 得到 3.3 V 系统轨 → 再经 LDO 得到 1.8 V（IO/CSI）与 1.2 V（内核）→ 摄像头 AVDD 2.8 V 由独立 LDO 提供，DVDD 1.2 V 由另一路 LDO 提供，DOVDD 1.8 V 与系统 1.8 V 共轨但加磁珠隔离。上电时序建议为：内核 1.2 V → IO 1.8 V/3.3 V → MIPI 1.8 V → 摄像头 AVDD → DVDD → DOVDD，复位释放放在所有电源稳定之后。若 Sensor 手册要求 AVDD 先于 DVDD，则必须按手册调整，不能照搬。
三、时钟与 MIPI 走线
时钟部分要区分三件事：系统主时钟（HSE，常见 24/25 MHz）、MIPI 参考时钟（由 PLL 产生，需低抖动）、摄像头 MCLK。HSE 晶振尽量靠近芯片，负载电容按晶振手册选取，走线包地并远离电源电感。MIPI 参考时钟的抖动会直接转化为 CSI-2 的误码率，因此 PLL 供电要单独滤波，VDDA 与 VDDIO_CSI 的去耦电容按“大容量 + 小容量”组合就近放置。
MIPI 差分走线遵循几条硬约束：差分阻抗 100 Ω（±10%），对内等长误差 ≤ 5 mil，对间等长误差 ≤ 20 mil；尽量在同一层走完，减少过孔；参考平面完整，不得跨分割；与其它高速信号（USB、以太网、SDIO）保持至少 3 倍线宽间距，必要时加地线隔离。FPC 连接器处要保证引脚定义中差分对相邻且地针包围，避免把 D0P/D0N 与 MCLK 并排长距离平行。
四、EMC 与 ESD 防护的落地做法
ESD 防护的第一原则是“让瞬态电流在进入芯片之前泄放”。摄像头 FPC 连接器、USB、以太网口、按键和调试排针都是暴露点，应在连接器附近放置 TVS 阵列，走线先经过 TVS 再进芯片，TVS 到连接器的距离尽量小于 5 mm，接地回路要短而宽。MIPI 差分对可选用低电容 TVS（结电容通常要求小于 0.5 pF），否则会破坏 100 Ω 阻抗并引入反射。
EMC 方面，核心板与底板之间的高速信号尽量走内层，外层用地铜填充；晶振、Buck 电感、MIPI 连接器下方避免走敏感模拟线；摄像头模组可加屏蔽罩，FPC 上差分对两侧包地。若产品需要过辐射发射测试，可在 MIPI 差分对靠近连接器处预留共模电感位置，先不贴，测试超标时再选型调试。电源入口处加 π 型滤波（磁珠 + 电容），能显著降低传导发射。
五、一份可执行的硬件检查清单
下面这份清单可直接用于原理图评审和首板调试，字段按“检查项 / 判据 / 实测方式”组织，示例值来自常见工程经验，实际项目需按器件手册调整。
| 检查项 | 判据（示例） | 实测方式 |
|---|---|---|
| 内核/IO 上电时序 | 1.2V 先于 1.8V，间隔 < 10ms | 四通道示波器抓电源轨 |
| MIPI 差分阻抗 | 100Ω ±10% | TDR 或阻抗测试 coupon |
| 对内等长 | ≤ 5 mil | PCB 工具 length 检查 |
| MCLK 抖动 | RMS < 5 ps（示例目标） | 相位噪声分析仪 |
| TVS 位置 | 距连接器 < 5 mm | 目检 + 走线长度 |
| 复位释放时刻 | 所有电源稳定后 ≥ 1ms | 示波器多通道 |
| 去耦电容 | 每电源引脚 100nF + 10uF | 原理图/PCB 核对 |
把核心板、摄像头模组、电源树、时钟、MIPI 走线和 EMC/ESD 防护作为一个整体来设计，本质上是在为 NPU 提供“干净的数据入口”和“稳定的能量与时间基准”。硬件阶段多花一天做电源时序和差分走线的核对，往往能省掉后期数周的偶发花屏与认证整改。