1. 课程导入与量产交付全景

STM32N6 是 ST 推出的面向边缘视觉的高性能 MCU，内置 Neural-ART 神经网络加速器、专用 ISP 与 MIPI CSI-2 接收接口，能在 1GHz 级 Cortex-M55 上完成图像采集、处理与推理。很多团队能在两周内让开发板跑通一个人脸检测 Demo，却往往在接下来半年里反复卡在“样机能演示、量产不稳定”的鸿沟上。本课程要解决的，正是这条从原型到量产之间的工程化路径问题。

原型与量产的本质差异，不在于算法是否更先进，而在于约束条件从“能跑通”变成了“在温度、电压、批次、光照、功耗、成本全部受限时，每一台都稳定跑通”。原型阶段可以挑一块板子、一个模型、一种光照；量产阶段面对的是成千上万台设备、多个物料批次、宽温环境与客户现场不可控的输入。因此，量产交付的核心挑战可以归纳为四类：算力与内存的确定性、图像质量的一致性、模型与固件的可追溯性、异常可诊断性。

先看算力与内存的确定性。STM32N6 的 Neural-ART 提供约 600 GOPS 的算力，但这是理想峰值。实际可用算力取决于模型算子是否被硬件原生支持、权重是否量化到 int8、张量是否驻留在片内 SRAM。原型阶段常用 float32 模型，靠 CPU 兜底也能跑；量产必须把模型完整映射到 NPU，并保证最坏情况下的推理时间不超过帧周期。例如目标 30fps 时，单帧预算约 33ms，若采集与 ISP 占 8ms、后处理占 5ms，则 NPU 推理必须稳定在 20ms 以内，且不能因某帧输入复杂度上升而超时。这要求在设计阶段就建立“帧预算表”，而不是等实测超时再回头优化。

再看图像质量的一致性。同一型号传感器在不同批次间存在暗电流、镜头阴影、白平衡差异，ISP 参数若只针对单台样机调优，量产后会出现部分设备偏色、过曝或噪声偏大。工程化做法是把 ISP 调优参数化、分组化，并定义可量化的验收指标，例如在标准灯箱下色差 ΔE 小于某阈值、灰阶过渡无断层。这些指标必须写进测试规范，而不是停留在“看起来还行”。

第三是模型与固件的可追溯性。量产固件通常包含应用逻辑、NPU 模型、ISP 配置、标定数据四部分，它们版本不同步就会产生难以复现的现场问题。工程上应把模型与配置作为固件的一部分统一编号，任何一次量产烧录都能回答“这台设备用的是哪个模型、哪版 ISP 参数”。

第四是异常可诊断性。现场设备无法接调试器，必须依靠日志、状态码与自检机制定位问题。例如推理超时、帧丢失、传感器 I2C 无响应，都应有明确的状态上报路径，而不是只表现为“画面卡住”。

上图把原型与量产之间的差异结构化地呈现出来：左侧是原型阶段的典型状态，右侧是量产阶段必须建立的工程能力，中间的“量产鸿沟”正是本课程要逐一跨越的四类挑战。底部列出的是本课程最终要交付的成果物清单，它们不是文档摆设，而是量产放行的依据。

围绕这条链路，本课程按“认知—构建—验证—交付”四个层次展开。前几章建立 STM32N6 的硬件与工具链认知，包括 Neural-ART 的算子约束、ISP 流水线结构、MIPI CSI-2 采集链路与内存布局；中间部分进入工程构建，覆盖模型量化与 NPU 映射、帧预算设计、ISP 参数化标定、固件版本管理；随后是验证环节，包括一致性测试、宽温与老化测试、异常注入与诊断；最后落到交付，形成可执行的量产烧录流程、追溯记录与验收规范。

需要强调的是，本课程不追求“把 Demo 跑得更炫”，而是追求“把已经能跑的 Demo 变成一万台都一样稳的产品”。因此每一章都会尽量落到具体对象、具体参数与具体判断依据上。例如讨论帧预算时，会给出采集、ISP、NPU、后处理各段的时间分配示例；讨论 ISP 标定时，会给出灯箱条件、色差阈值与分组策略；讨论版本管理时，会给出固件包应包含哪些文件、如何编号。这些示例参数属于教学假设，实际项目需按自身传感器、模型与产线条件调整。

工程化思维的核心，是把“不确定”逐项变成“可测量、可复现、可放行”。原型阶段允许不确定，量产阶段不允许。本课程后续所有内容，都围绕这一原则展开。