2. STM32N6摄像头接口硬件解析

STM32N6 的摄像头接收链路并不是“一个 CSI 接口接一个传感器”这么简单。它由 CSI-2 接收器（D-PHY + CSI-2 协议层）、DCMIPP（Digital Camera Memory Interface Pixel Processor）、ISP 处理单元以及 AXI/AHB 总线出口共同组成。理解这条链路的硬件结构，是后续配置寄存器、调试图像异常和设计 PCB 的基础。

一、CSI-2 接收器与 DCMIPP 的架构关系

STM32N6 的 CSI-2 接收器负责物理层与协议层：D-PHY 完成差分信号的串并转换、时钟恢复和 Lane 对齐；CSI-2 协议层解析数据包，识别帧起始（FS）、帧结束（FE）、行起始（LS）、行结束（LE）等短包，并把像素数据按虚拟通道（VC）和数据类型（DT）分发。DCMIPP 则位于其后，承担像素打包、裁剪、下采样、色彩空间转换、统计信息（如直方图、AWB 统计）生成，以及向内存或显示通路输出。

两者之间通过内部像素总线连接，DCMIPP 可配置为“直通”或“处理”模式。直通模式下，CSI-2 数据几乎不经处理直接写入内存，适合 RAW Bayer 数据采集；处理模式下，DCMIPP 会执行去马赛克、RGB 转换、缩放等操作，适合直接输出 YUV/RGB 给显示或编码器。下图给出从传感器到内存的完整信号链与关键配置节点。

二、时钟与电源域的关键约束

CSI-2 接收器的参考时钟通常由外部 24MHz 晶振经 PLL 倍频得到，D-PHY 的 HS 时钟频率必须与传感器输出速率匹配。例如 IMX335 在 2592×1944@30fps 下，4 Lane 输出，每 Lane 约 1.2Gbps，对应 D-PHY 时钟约 600MHz。若参考时钟偏差超过 ±300ppm，可能出现 Lane 对齐失败或帧同步丢失。DCMIPP 内核时钟独立于 D-PHY，但像素时钟必须不低于“行有效像素数 × 帧率 × 消隐系数”，否则会丢行。

电源域方面，VDD_PHY 是模拟电源，对噪声敏感，必须使用独立 LDO 或经磁珠隔离的电源，并在靠近引脚处放置 100nF + 1μF 去耦电容。VDDIO_CSI 决定 MIPI 差分对的共模电平，需与传感器 IO 电压一致（通常 1.8V）。若传感器为 1.2V IO，则需确认 STM32N6 对应 bank 的 VDDIO 可切换或外接电平转换。

三、引脚映射与 PCB 布局要点

STM32N6 的 CSI-2 引脚分布在特定 bank 上，差分对必须严格等长、等距，且参考同一地平面。以 4 Lane 为例，CLK+/-、D0+/-、D1+/-、D2+/-、D3+/- 共 10 根信号线，建议走线长度差控制在 5mil 以内，差分阻抗 100Ω±10%。过孔数量尽量少，若必须换层，需在过孔附近放置回流地过孔。

PCB 布局时，摄像头连接器应尽量靠近 MCU，减少走线长度。差分对下方禁止走其他高速信号或电源分割线。LP 模式信号（如 LP-11、LP-01）虽然速率低，但也应避免与 HS 差分对平行长距离走线，防止串扰。此外，MCLK 输出到传感器的时钟线应远离差分对，并做包地处理。

四、常见摄像头模组选型与适配方法

IMX335 与 OV5640 是两类典型代表。IMX335 为 500 万像素 CMOS，支持 4 Lane MIPI，RAW10/RAW12 输出，需外部提供 24MHz 时钟，I2C 地址通常为 0x36（7 位）。OV5640 为 500 万像素，支持 2 Lane MIPI 或 DVP，输出 RAW/YUV，I2C 地址 0x3C，内置 ISP，可直接输出 YUV422。选型时需确认：Lane 数是否匹配、数据格式是否被 DCMIPP 支持、供电电压是否与开发板一致、是否需要外部晶振或 MCU 提供 MCLK。

适配时，先通过 I2C 读取传感器 ID 寄存器确认通信正常，再配置输出分辨率、帧率、数据格式和 Lane 数。例如 IMX335 需写入 0x3000 系列寄存器进入流模式；OV5640 则需配置 0x3035 等时钟分频寄存器。若图像出现花屏，优先检查 Lane 极性是否接反、时钟是否锁定、DCMIPP 的裁剪窗口是否超出传感器有效区域。

实际调试中，建议先用示波器或 MIPI 协议分析仪确认 HS 时钟和差分信号质量，再通过 DCMIPP 的状态寄存器读取帧计数和错误标志。若帧计数不增长，检查 CSI-2 使能位和 Lane 使能配置；若帧计数增长但图像异常，检查 DCMIPP 的像素格式和内存写入地址对齐。只有硬件链路、时钟、电源和软件配置全部一致，才能稳定获得正确图像。