1. STM32N6摄像头成像链路全景
在开始写第一行驱动代码之前，我们需要先建立一张"地图"：一颗光子从镜头进入，到最终在屏幕上显示为一张可用的图像，中间究竟经过了哪些硬件模块、哪些软件层次、数据以什么形式在它们之间流动。STM32N6 是 ST 首款集成自研 NPU 的 MCU，同时它也是 ST 在成像链路上投入最重的一颗芯片——它把过去通常出现在 SoC 里的 MIPI CSI-2 接收、图像信号处理（ISP）、像素管线（DCMIPP）和专用 DMA 全部集成进来。理解这条链路，是后续所有调试、配置和性能优化的前提。
一、从光子到像素：链路的物理与逻辑分层
整条链路可以按"信号形态"划分为四个阶段。第一阶段是光学与光电转换：镜头把场景光线聚焦到传感器（Sensor）的像素阵列上，每个像素完成光电转换并输出模拟电压，再经片上 ADC 量化为数字值。此时数据是 RAW Bayer 格式，每个像素只有一个颜色分量（R、G 或 B），且带有明显的暗电流、坏点和噪声。第二阶段是串行传输：Sensor 通过 MIPI CSI-2 差分对把 RAW 数据以高速串行方式送出，STM32N6 侧的 CSI 接收控制器（CSI Host）负责解串、对齐 Lane、校验 ECC/CRC，并把数据还原为并行的像素流。第三阶段是图像处理：DCMIPP 接收 CSI 输出的像素流，依次完成去马赛克（Demosaic）、黑电平校正、白平衡、色彩矩阵、Gamma、降噪、锐化等处理，把 RAW 变成可显示的 RGB/YUV。第四阶段是搬运与呈现：处理后的帧通过 DMA 写入外部或内部帧缓冲，再由 LTDC/DSI 或 NPU 消费。
需要特别强调的是：STM32N6 的 ISP 并不是一个独立外设，而是内嵌在 DCMIPP 内部的像素处理管线。DCMIPP 既是"管线控制器"，也是"ISP 宿主"。它内部包含多个可配置的处理阶段（Pipe），每个 Pipe 可以独立配置为 RAW 处理或 YUV/RGB 处理，并支持裁剪、缩放、下采样。这意味着同一条 CSI 输入可以被拆成多路 Pipe，分别输出不同分辨率的图像——例如一路全分辨率给拍照，一路 1/4 缩放给 NPU 做目标检测。这是 STM32N6 成像架构区别于传统 MCU 的关键点。
二、关键硬件模块与数据流
把上述阶段对应到具体硬件，链路的核心节点是：Sensor → MIPI CSI-2 → CSI Host → DCMIPP（含 ISP）→ DMA → 帧缓冲 → 显示/NPU。其中 CSI Host 负责协议层，DCMIPP 负责像素层，DMA 负责搬运层。三者通过 AXI/AHB 总线互联，DCMIPP 输出的每一帧都可以触发 DMA 传输完成中断，供软件做帧同步。
下面这张图给出了从光子到像素的完整数据通路，以及各模块之间的数据形态变化。请注意图中标注的"数据形态"——它决定了你在每一级需要用什么格式去配置寄存器。
三、软件分层：谁在配置谁
硬件链路确定之后，软件要做的事情就是"按顺序把每一级配置正确，并让数据在正确的时刻流动"。STM32N6 的成像软件通常分为四层：最底层是硬件抽象层，负责时钟树（例如 CSI 的参考时钟、DCMIPP 的像素时钟）、引脚复用（MIPI 差分对、I2C 控制线）、电源与复位；往上是 HAL/LL 驱动层，ST 提供的 HAL 库封装了 CSI、DCMIPP、DMA、LTDC 的寄存器操作，但 DCMIPP 的 ISP 参数（如白平衡增益、色彩矩阵系数）往往需要直接写寄存器或使用 ST 提供的 ISP 配置工具生成的头文件；再往上是中间件层，负责帧缓冲管理、双缓冲切换、格式转换和事件回调；最上层是应用层，决定"这一帧拿去显示还是拿去推理"。
一个常见的误区是：把 DCMIPP 当成一个"黑盒 ISP"，只调用 HAL 的初始化函数就期望出图。实际上 DCMIPP 的每个 Pipe 都有独立的使能位、格式寄存器、裁剪窗口和缩放系数，ISP 的每个处理阶段也有各自的使能开关和参数。如果 Pipe 的输入格式与 CSI 输出的 Bayer 排列不匹配，或者裁剪窗口超出了传感器有效区域，DCMIPP 会直接输出黑屏或花屏，而不会报错。因此，理解"数据形态在每一级是什么"比记住函数名更重要。
四、本课程最终要交付的端到端成像系统
本课程的目标不是零散地讲几个外设，而是交付一个可运行、可观察、可扩展的端到端成像系统。具体来说，最终系统应具备以下能力：
- 采集：通过 MIPI CSI-2 接收 Sensor 的 RAW 数据，CSI Host 正确解串并校验，DCMIPP 完成 ISP 处理，输出指定分辨率的 RGB565 或 YUV422 帧。
- 搬运：DMA 把每一帧写入帧缓冲，使用双缓冲机制避免撕裂，帧完成中断能稳定触发。
- 显示：LTDC 或 DSI 从帧缓冲读取并刷新到屏幕，画面连续、无闪烁、无明显延迟。
- 可观测：能够通过串口或调试器读出帧计数、DMA 错误标志、CSI 错误计数、DCMIPP 状态寄存器，用于判断链路是否健康。
- 可扩展：预留一路缩放 Pipe 输出给 NPU，为后续加入目标检测等推理任务留出接口。
为了达到这个目标，课程会沿着"硬件链路 → 寄存器配置 → 驱动编写 → 帧同步 → 显示调优 → 性能分析"的顺序推进。每一节都会给出可验证的中间结果，例如"CSI 错误计数为 0""DCMIPP 输出帧计数每秒增加 30""屏幕显示无撕裂"。这些中间结果就是判断链路是否走通的依据。