1. Ryzen Embedded平台与机器人控制总览
机器人控制平台的核心矛盾，是“确定性”与“智能性”必须在同一块板卡上共存。关节伺服环要求微秒级抖动、毫秒级周期；视觉感知、路径规划、人机交互则希望有尽可能高的浮点吞吐和并行算力。AMD Ryzen Embedded 系列正是为这类混合负载设计的嵌入式 x86 平台：它把 Zen 架构 CPU、Radeon 集成 GPU 和（部分型号的）XDNA NPU 集成在一颗 SoC 上，使一台机器人控制器可以同时承担实时运动控制与非实时智能任务。
产品线定位：从 V 系列到 8000 系列
理解选型，先看三条主线。Ryzen Embedded V1000/V2000 属于低功耗通用嵌入式，TDP 约 12–54 W，适合移动机器人本体控制器与网关；R1000 系列进一步压缩到 6–15 W，用于空间受限的末端执行器或传感节点。7000/8000 系列则面向高性能边缘，采用 Zen 4 核心与 RDNA 3 图形，部分型号集成 XDNA NPU，可提供数十 TOPS 级 INT8 推理能力，适合视觉引导抓取、多路相机同步处理等场景。
选型时不要只看 TOPS。机器人控制真正决定体验的是三件事：CPU 单核性能与缓存（决定伺服环和 EtherCAT 主站抖动）、PCIe 通道数与分配（决定相机、运动控制卡、NVMe 能否同时满带宽）、以及长期供货与工业温度范围。例如一台六轴协作机器人，若伺服周期 1 ms、EtherCAT 从站 32 个，CPU 侧需要预留至少一个物理核专用于实时任务，其余核才交给规划与视觉。
CPU / GPU / NPU 异构算力分工
异构不是“谁快用谁”，而是按任务的时间特性分工。CPU 负责强顺序、强确定性的逻辑：轨迹插补、逆运动学、状态机、EtherCAT/ CANopen 主站、安全逻辑。GPU 负责规则的大规模并行：点云滤波、图像预处理、深度图配准、SLAM 前端。NPU 负责低功耗、固定算子的神经网络推理：目标检测、分割、抓取位姿回归。
一个典型的算力分配示例（示例参数，非实测）：在 8 核 Ryzen Embedded 平台上，将 core 0–1 隔离给实时任务（isolcpus），core 2–3 跑运动规划，core 4–7 与 GPU 共同处理 3 路 1080p 相机，NPU 承担 YOLO 类检测模型。这样即使视觉线程偶发抢占，实时核的调度延迟仍可控制在几十微秒量级。
机器人控制典型架构
在 Ryzen Embedded 上，常见架构是“单 SoC 双域”：实时域运行 PREEMPT_RT 或 Xenomai 内核，承载 EtherCAT 主站与伺服环；非实时域运行 Ubuntu + ROS 2，承载感知、规划与上层调度。两域通过共享内存或 DDS 通信，避免网络栈引入不确定延迟。
硬件连接上，典型拓扑是：SoC 的 PCIe 通道一路接 NVMe 存放系统与模型，一路接千兆/万兆网卡跑 EtherCAT 或相机，USB/ MIPI 接工业相机，GPIO/ CAN 接急停与安全回路。若使用集成 NPU，模型通过 ONNX Runtime 或 Ryzen AI 软件栈加载，推理结果以话题形式发布给规划节点。
实时与非实时任务划分原则
划分标准只有一条：错过截止时间是否会造成不可接受后果。伺服更新、安全监控、EtherCAT 过程数据必须实时；视觉检测、路径重规划、日志上传可以非实时。实操中常用手段包括：内核启动参数 isolcpus=0,1 隔离实时核，nohz_full 减少调度时钟干扰，实时线程使用 SCHED_FIFO 优先级 80 以上，并关闭该核上的 IRQ 平衡。
# 示例：隔离 CPU 0-1 给实时任务
GRUB_CMDLINE_LINUX="isolcpus=0,1 nohz_full=0,1 rcu_nocbs=0,1"
# 实时线程绑定
taskset -c 0 chrt -f 90 ./ethercat_master
判断实时性是否达标，不看平均延迟，而看最坏情况。可用 cyclictest 在隔离核上跑 1 小时，观察 Max Latency；若超过伺服周期的 10%，就需要检查 SMI、电源管理或内存争用。
课程实战对象与开发环境
本课程以一个六轴协作机器人控制器为实战对象：Ryzen Embedded 8000 系列板卡、Ubuntu 22.04 + PREEMPT_RT 内核、ROS 2 Humble、IgH EtherCAT 主站、两路工业相机与一个二指夹爪。开发环境搭建顺序为：安装实时内核并验证 uname -a 含 PREEMPT_RT；配置 isolcpus 与 IRQ 亲和；安装 ROS 2 与 EtherCAT 主站；用 cyclictest 与 ethercat slaves 分别验证实时性与总线连通；最后跑通“相机检测—位姿发布—轨迹规划—伺服执行”的最小闭环。
完成本章后，你应当能说清三件事：为什么选 Ryzen Embedded 而不是通用 x86 或纯 MCU；CPU、GPU、NPU 各自承担哪类任务；以及如何用隔离核、实时优先级和总线验证，把“确定性”真正落到工程上。