2. Ryzen Embedded硬件架构与最小系统设计
Ryzen Embedded 系列（如 V1000、V2000、R1000 等）采用与桌面 Zen 架构同源的多芯片封装（MCM）设计，但针对工业场景做了功耗、温度与供货周期优化。理解其内部结构，是设计最小系统的第一步。与传统的单 Die SoC 不同，Ryzen Embedded 把计算与 I/O 拆分成独立的 Die，通过高速互连总线连接，这种结构直接决定了内存走线、PCIe 分配和电源域的划分方式。
一、CPU/GPU Die 与 I/O Die 的分工
一颗典型的 Ryzen Embedded 封装内通常包含两类 Die：CCD（Core Complex Die，计算核心 Die）和 cIOD（Client I/O Die，客户端 I/O Die）。CCD 内集成 Zen 核心、L2/L3 缓存以及 Radeon Vega 或 RDNA 图形单元；cIOD 则集中了内存控制器（UMC）、PCIe 控制器、USB 控制器、SATA、显示输出以及 SoC 电源管理逻辑。两者之间通过 Infinity Fabric（IF）总线通信，IF 的时钟频率与内存时钟（FCLK/MCLK）存在耦合关系，这是后续内存调优的关键。
对硬件设计者而言，这种分离意味着：内存和 PCIe 的物理走线全部汇聚到 cIOD 一侧，而 CCD 只负责计算。因此 PCB 布局时，DDR4/DDR5 颗粒应尽量靠近 cIOD 对应的封装引脚区域，PCIe 差分对也应从 cIOD 侧扇出，避免跨越 CCD 区域造成参考平面割裂。
二、内存控制器与 DDR4/DDR5 最小系统
cIOD 内的 UMC 支持双通道 DDR4-3200 或 DDR5-4800（具体取决于型号）。设计最小系统时，内存部分需要关注以下几点：
- 通道与位宽：每个通道 64-bit 数据位宽，双通道共 128-bit。若只插一条内存，带宽减半，GPU 性能会明显下降，工业场景建议至少双通道。
- 拓扑选择：工业终端常用 1DPC（每通道 1 条 DIMM）或板载颗粒。板载设计推荐 fly-by 拓扑，DIMM 插槽则用 T 型或 fly-by，需根据速率决定。
- 端接与 VDDIO：DDR4 的 VDDIO 为 1.2V，DDR5 为 1.1V，且 DDR5 把 PMIC 移到 DIMM 上，主板只需提供 12V 和 3.3V 辅助电源。
- 参考时钟：DDR4 由 SoC 提供差分时钟，DDR5 则由 DIMM 上的 PMIC 和 RCD 管理，主板走线需注意 CK 与 DQS 的等长。
以一块 V2000 工业主板为例，假设使用 DDR4-3200 板载颗粒，双通道 8GB（每通道 2 颗 ×8 颗粒）。走线时，数据组内等长控制在 ±5mil，地址/命令组相对时钟等长控制在 ±25mil，差分对 100Ω 阻抗。这些参数需要在 PCB 叠层设计阶段就确定，而不是布线后再补救。
三、PCIe 通道分配策略
Ryzen Embedded 的 PCIe 通道通常分为两组：一组来自 cIOD 的通用 PCIe 控制器（可拆分为 x4/x4 或 x8），另一组用于连接 NVMe 或独立显卡。以 V2000 为例，典型分配如下：
| 通道组 | 可用通道 | 典型分配 | 速率 |
|---|---|---|---|
| PCIe 控制器 0 | x8 | x4 NVMe + x4 网卡 | Gen3 |
| PCIe 控制器 1 | x4 | x4 采集卡 / 扩展槽 | Gen3 |
| PCIe 控制器 2 | x4 | x2 无线模块 + x2 预留 | Gen3 |
分配时需注意：PCIe 通道与 SATA、USB 可能存在复用。例如某些通道配置为 PCIe 后，对应的 SATA 端口不可用。因此最小系统设计前，应先列出所有外设需求，再对照芯片手册的复用表逐项确认，避免后期发现接口冲突。
四、电源树设计
Ryzen Embedded 的电源域较多，最小系统至少需要以下电压：
- VCORE：核心供电，约 0.9~1.1V，由多相 PWM 控制器提供，电流可达 20A 以上。
- VSOC：SoC 部分供电，约 1.0~1.1V，通常与 VCORE 分开，避免相互干扰。
- VDDIO / VDDQ：内存 I/O 供电，DDR4 为 1.2V，DDR5 为 1.1V。
- 1.8V / 3.3V：为 USB、SATA、PCIe 辅助信号供电。
- 5V / 12V：输入电源，工业终端常用 12V 或 24V 直流输入，经 DC-DC 降压后分配。
电源树设计的关键是上电时序。Ryzen Embedded 要求 VCORE 先于 VSOC 建立，VDDIO 在内存初始化前稳定。若时序错误，可能出现无法开机或内存训练失败。建议使用带 PGOOD 信号的 PMIC 或分立时序控制器，并在 PCB 上预留测试点，方便用示波器抓取各路上电波形。
- 确认封装内 CCD 与 cIOD 的散热路径，避免局部过热。
- DDR4/DDR5 走线完成等长与阻抗控制，并做 SI 仿真。
- PCIe 通道分配与复用表核对，无接口冲突。
- 电源树上电时序满足芯片手册要求，PGOOD 信号正常。
- 预留 JTAG/SWD 调试口和串口日志输出。
完成以上设计后，最小系统应能正常上电、进入 BIOS 并识别内存与 PCIe 设备。下一步才是安装操作系统和驱动，进入应用开发阶段。硬件架构的每一处取舍，都会在后续的稳定性与扩展性中体现出来。