2. Ryzen Embedded硬件架构与实时性基础

在实时Linux系统中，软件调度策略、内核抢占模型和中断线程化固然重要，但它们最终都要落在具体硬件上执行。Ryzen Embedded 平台基于 AMD Zen 架构，其核心组织、缓存层次、内存控制器、PCIe 拓扑与 IOMMU 共同决定了中断响应、内存访问和 DMA 传输的确定性边界。理解这些硬件结构，是判断“延迟从哪里来、能否被约束”的前提。

Zen架构核心与CCX组织

Ryzen Embedded 的 CPU 部分由若干 Zen 核心组成。每个核心具备独立的 L1 指令/数据缓存、L2 缓存，并支持 SMT（同步多线程），即一个物理核心对操作系统呈现为两个逻辑 CPU。对实时性而言，SMT 是一把双刃剑：它提升吞吐，但同一物理核心上的两个线程会争抢执行单元和 L1/L2 资源，导致最坏执行时间（WCET）波动增大。在硬实时场景中，常见做法是通过内核启动参数 nosmt 关闭 SMT，或使用 isolcpus 将实时任务绑定到独占核心。

多个 Zen 核心被组织为一个 CCX（Core Complex）。同一 CCX 内的核心共享 L3 缓存，并通过 Infinity Fabric 互连。跨 CCX 的缓存一致性通信、跨 CCD（Core Complex Die）的访问，延迟明显高于 CCX 内部。因此实时任务与它的中断处理、工作线程应尽量落在同一 CCX 内，减少跨域缓存同步带来的抖动。

缓存层次与实时延迟

缓存层次直接决定内存访问的确定性。典型量级如下（示例参考值，实际以具体型号数据手册为准）：L1 命中约 4 个周期，L2 约 12～15 个周期，L3 约 40～50 个周期，而访问主存可能达到 80～100 纳秒以上。实时系统最怕的不是“平均快”，而是“最坏慢”。当实时任务的数据被其他核心或 DMA 频繁逐出缓存时，每次访问都可能退化为内存访问，造成执行时间大幅波动。

应对手段包括：将实时任务的关键数据结构对齐到缓存行（通常 64 字节），避免伪共享（false sharing）；使用 mlockall() 锁定内存防止换页；对关键循环做缓存预热。伪共享是常见陷阱——两个核心分别写同一缓存行中的不同变量，会导致该行在两个核心间反复失效同步，延迟急剧上升。

内存控制器与NUMA影响

Ryzen Embedded 的内存控制器集成在 SoC 内，支持双通道 DDR4/DDR5。内存访问延迟受内存频率、时序（CL/tRCD/tRP）和通道交织方式影响。在部分多 CCD 型号中，不同 CCD 到内存控制器的物理距离不同，会呈现类似 NUMA 的访问差异。实时任务若跨 CCD 访问远端内存，延迟会高于本地访问。

实践中可通过 numactl --hardware 查看节点拓扑，用 numactl --cpunodebind --membind 将实时任务与其内存绑定到同一节点。此外，BIOS 中的内存交织（interleaving）设置会影响访问分布，实时场景通常倾向于可预测而非最大带宽。

PCIe拓扑与IOMMU

Ryzen Embedded 提供多条 PCIe 通道，用于连接 NVMe、网卡、GPU 及各类采集卡。PCIe 设备通过 DMA 直接读写内存，不经过 CPU，这既是高吞吐的来源，也是实时抖动的来源：DMA 突发会占用内存带宽，与 CPU 争抢缓存和内存控制器。

IOMMU（AMD 平台称 AMD-Vi）负责地址转换与设备隔离。它带来两个影响：一是安全性提升，设备只能访问被映射的区域；二是每次 DMA 都需要 IOMMU 页表遍历，引入额外延迟。对延迟敏感的实时设备，可考虑将其置于直通模式或使用大页映射减少页表遍历次数。同时应关注中断亲和性：通过 /proc/interrupts 查看中断分布，用 irqbalance 关闭自动均衡，手动将关键设备中断绑定到隔离核心，避免中断在核心间迁移。

硬件因素对实时延迟的综合影响

把上述结构串起来看，实时延迟的硬件来源主要有四类：一是核心间缓存一致性同步，尤其是跨 CCX 的 L3 失效与 Infinity Fabric 往返；二是内存访问的不确定性，包括缓存未命中、NUMA 远端访问和内存带宽争抢；三是 DMA 与 CPU 的资源竞争，PCIe 设备突发传输会挤占内存控制器；四是中断路径，IOMMU 转换、中断路由和核心迁移都会叠加延迟。

下面给出一份可参考的实时性硬件检查清单，用于在部署前逐项确认（示例字段，可按实际平台调整）：

需要强调的是，硬件只能提供“可预测的边界”，不能单独保证实时性。真正的最坏延迟还取决于内核配置（如 PREEMPT_RT）、驱动行为和任务设计。但若硬件层面存在跨 CCX 频繁同步、SMT 争抢或 DMA 无序竞争，再好的软件调优也难以把抖动压到微秒级。因此，在 Ryzen Embedded 平台上做实时工程，第一步应是读懂这张硬件地图，再决定任务、内存和中断的落点。