2. Sitara EtherCAT从站硬件设计
EtherCAT从站硬件设计的核心，是把Sitara处理器内部的PRU-ICSS、外部以太网PHY、ESC配置EEPROM以及时钟与电源隔离电路组织成一条确定性的数据通路。与普通以太网从站不同，EtherCAT从站需要在每个通信周期内对帧进行“边收边转发”，转发延迟通常要求控制在几百纳秒量级，因此硬件上任何一处时钟偏差、PHY延迟或电源噪声，都可能直接反映为分布式时钟同步误差或过程数据抖动。
PRU-ICSS子系统：EtherCAT协议处理的实际执行单元
在AM335x、AM437x、AM57x等Sitara器件中，PRU-ICSS（Programmable Real-time Unit and Industrial Communication Subsystem）是EtherCAT从站协议栈的硬件载体。它包含两个200MHz的PRU内核、共享RAM、中断控制器、UART、eCAP以及两个MII接口。EtherCAT从站通常把PRU0用于MII接收与帧解析，PRU1用于MII发送与转发，二者通过共享RAM交换帧描述符和过程数据。
以AM335x为例，PRU-ICSS的MII_RX和MII_TX接口直接连接到外部PHY，PRU固件在接收端检测EtherCAT帧头中的命令字段和地址字段，判断该帧是否需要本从站处理。若需要处理，则把过程数据写入共享RAM中的过程数据镜像区；若不需要处理，则立即从另一端口转发出去。这个“判断—处理—转发”的过程由PRU固件在硬件层面完成，不经过ARM内核，因此转发延迟可以稳定在约1μs以内。
实际配置时，需要关注PRU-ICSS的时钟源。PRU内核通常由CORE_CLKOUTM4分频得到200MHz，而MII接口的TX_CLK和RX_CLK来自外部PHY或由PRU-ICSS内部时钟输出。若使用内部时钟输出模式，需确保PRU-ICSS的MII_TX_CLK输出与PHY的时钟输入要求匹配，避免因时钟抖动导致链路不稳定。
PHY选型与MII/RGMII接口
EtherCAT从站通常需要两个以太网端口，分别对应“输入”和“输出”方向。PHY选型时，首先要确认其支持MII接口还是RGMII接口。对于100Mbps EtherCAT从站，MII接口是更常见的选择，因为MII的TX_CLK和RX_CLK均为25MHz，时序余量较大，且PRU-ICSS原生支持MII。若选用RGMII接口，则需注意RGMII在100Mbps下通常使用25MHz时钟，但数据在时钟双边沿采样，对PCB走线等长和阻抗控制要求更高。
以DP83822、DP83826、KSZ8081等常见工业PHY为例，它们均支持MII接口，且具备较低的发送延迟。选型时需要重点查看三个参数：TX_CLK到TXD的建立/保持时间、RX_CLK到RXD的建立/保持时间，以及PHY的环路延迟。EtherCAT从站的转发延迟预算通常为几百纳秒，若PHY的环路延迟过大，会直接压缩PRU固件的处理窗口。
在PCB布局上，MII接口的TXD[3:0]、TX_EN、TX_CLK应作为一组走线，RXD[3:0]、RX_DV、RX_CLK作为另一组走线，组内等长偏差控制在50mil以内。TX_CLK和RX_CLK应远离高频开关电源和晶振电路，必要时可在PHY侧串联22Ω电阻进行阻抗匹配。若使用RGMII，则TXD[3:0]与TX_CTL、RXD[3:0]与RX_CTL需分别与时钟做等长匹配，通常要求偏差小于100mil。
EEPROM与ESC时钟电路
EtherCAT从站的ESC配置信息存储在外部EEPROM中，通常使用I²C接口的93C46或兼容器件。EEPROM中保存了从站的基本信息，包括Vendor ID、Product Code、Revision Number、FMMU配置、SM配置以及PDO映射。上电时，ESC会自动从EEPROM读取配置字，若EEPROM内容不合法或通信失败，从站将无法进入OP状态。
实际设计中，EEPROM的I²C上拉电阻通常取4.7kΩ，SCL和SDA走线应尽量短，避免与MII信号平行走线。若EEPROM与ESC之间的距离较远，可考虑使用I²C缓冲器。写入EEPROM时，建议使用EtherCAT主站工具或专用烧录器，写入后需校验CRC和配置字长度。
ESC时钟电路通常由一颗25MHz晶振提供，精度要求一般为±50ppm以内。该时钟同时供ESC内核和PHY的参考时钟使用，因此晶振的负载电容必须按PHY和ESC手册中的要求选取。若使用有源晶振，需注意其输出电平与ESC的时钟输入电平匹配；若使用无源晶振，则需计算负载电容CL = 2×(C1×C2)/(C1+C2) + Cstray，其中Cstray通常取3～5pF。晶振走线应尽量短，下方避免走其他信号线，并用地平面包围。
电源与隔离设计要点
Sitara EtherCAT从站的电源通常需要3.3V数字电源、1.8V或1.1V内核电源，以及PHY所需的模拟电源。上电时序方面，一般要求内核电源先于或同时于I/O电源建立，避免出现闩锁或I/O过压。实际设计中，可使用带时序控制的PMIC或分立LDO加使能引脚来实现。
隔离设计是工业EtherCAT从站的关键。以太网侧通常使用隔离变压器加共模扼流圈，变压器应选择支持100BASE-TX的型号，共模扼流圈用于抑制共模噪声。若需要更高的隔离等级，可在PHY与PRU-ICSS之间加入数字隔离器，但需注意数字隔离器会引入额外的传播延迟，可能影响EtherCAT的转发时序。因此，数字隔离器应选择低延迟型号，并确认其延迟已纳入整体时序预算。
电源隔离方面，若使用隔离型DC-DC，需注意隔离侧的纹波和共模噪声。建议在隔离侧增加LC滤波和TVS管，以抑制浪涌和静电。地平面处理上，数字地与隔离地应分开，并通过单点或磁珠连接，避免地环路引入噪声。
综合来看，Sitara EtherCAT从站硬件设计的难点不在于单个器件的选型，而在于PRU-ICSS、PHY、EEPROM、时钟和电源隔离之间的时序与噪声协同。只有在原理图阶段就把MII时序、EEPROM配置、晶振精度和隔离延迟纳入统一预算，才能在后续调试中稳定进入OP状态并保持低抖动运行。