3. BAR空间原理
Base Address Register（BAR）是PCIe设备与主机软件之间进行地址空间协商的核心硬件寄存器。每个PCIe Function最多可拥有6个BAR（Type 0 Header）或2个BAR（Type 1 Header，用于Bridge）。BAR机制使得系统软件能够在枚举阶段动态分配物理地址空间给设备，实现即插即用。
3.1 BAR寄存器的核心作用
BAR寄存器本质上是一个可读写的配置空间寄存器，位于PCIe配置空间的偏移量0x10~0x24（Type 0）。其作用可归纳为以下三点：
| 作用 | 说明 |
|---|---|
| 地址请求 | 设备通过BAR中硬编码的“可编程位”向系统声明所需地址空间的大小和类型。 |
| 地址分配 | 系统软件（BIOS/OS）在枚举时向BAR写入基地址，设备将该地址作为内部地址译码的起点。 |
| 空间类型声明 | BAR的低位比特（Bit 0~3）编码了空间类型（Memory/IO）、预取属性、64位标志等。 |
关键理解：BAR的“大小检测”是PCIe枚举的标准流程——软件先向BAR写入全1（0xFFFFFFFF），再读回，设备会将不可编程位（即地址位）清零，软件通过读回值中“1”的最高位位置计算出所需空间大小。
3.2 BAR空间类型：Memory空间与IO空间
PCIe规范定义了两种BAR空间类型，但IO空间在PCIe中已被标记为废弃（Deprecated），仅为了向后兼容PCI而保留。现代嵌入式系统设计应优先使用Memory空间。
| 属性 | Memory空间 | IO空间 |
|---|---|---|
| Bit 0 标志 | 0 | 1 |
| 地址范围 | 32位或64位（通过Bit 2~3编码） | 16位（0x0000~0xFFFF） |
| 访问方式 | 支持CPU普通Load/Store指令直接访问 | 需使用IN/OUT指令（x86）或特殊IO访问函数 |
| 预取属性 | 支持（Bit 3标记），允许合并写和预读 | 不支持预取 |
| 性能 | 高，支持DMA和Cache协同 | 低，每次访问需通过PCIe桥转换 |
| 推荐场景 | 所有现代嵌入式设计 | 仅用于遗留PCI设备兼容 |
设计警告：在FPGA或ASIC的PCIe IP核中，如果不需要IO空间，务必在BAR配置寄存器中将IO空间使能位清零。错误的IO空间声明可能导致系统枚举失败或地址冲突。
3.3 BAR空间大小计算与对齐
BAR空间的大小计算遵循“2的幂次对齐”原则。设备必须向系统声明一个2^N字节的连续地址窗口，且起始地址必须对齐到该窗口大小。
3.3.1 大小计算步骤
- 确定所需容量：例如设备内部FIFO或寄存器组需要4KB地址窗口。
- 向上取整到2的幂：4KB = 2^12，即N=12。
- 设置BAR掩码：在硬件RTL中，将BAR的低12位（Bit 11:0）实现为可写，高20位（Bit 31:12）实现为只读固定值（或根据实际地址译码逻辑固定）。
- 对齐要求：系统分配的基地址必须满足：基地址 % 大小 == 0。
示例：若设备需要6KB空间，则必须声明为8KB（2^13），因为6KB不是2的幂。系统会分配一个8KB对齐的窗口，其中前6KB有效，后2KB地址空间设备不应响应（通常返回全0或触发Unsupported Request）。
3.3.2 64位BAR的处理
当设备需要超过4GB地址空间时，必须使用64位BAR。64位BAR占用连续的两个BAR寄存器（例如BAR0和BAR1），其中第一个BAR的Bit 2~3编码为“10”（64位）。
| BAR组合 | 低位BAR (n) | 高位BAR (n+1) | 总地址宽度 |
|---|---|---|---|
| 32位BAR | Bit 31:0 可编程 | 不使用 | 32位（最大4GB） |
| 64位BAR | Bit 31:0（低32位） | Bit 63:32（高32位） | 64位（最大16EB） |
3.4 BAR空间结构示意图
下图展示了一个典型的PCIe设备BAR空间在系统物理地址空间中的映射关系，以及BAR寄存器内部位域的编码结构。
3.5 实际硬件设计中的BAR实现要点
- 未使用的BAR必须清零：在配置空间Header中，未实现的BAR寄存器必须硬连线为0，否则系统可能错误地检测到虚假的地址请求。
- 大小声明的一致性：BAR中可编程位的数量必须与设备内部地址译码器一致。例如，若BAR声明了4KB空间，但内部译码器只检查高20位，则低12位的变化会被忽略，导致地址别名（Aliasing）问题。
- 预取属性的正确设置：对于包含状态寄存器或控制寄存器的BAR，不应设置预取属性（Bit 3=0），否则CPU的推测性读取可能破坏设备状态。
- 64位BAR的地址对齐：64位BAR的基地址必须对齐到整个64位窗口大小，且高位BAR（n+1）必须实现为可写寄存器，不能硬连线为0。
嵌入式系统实战：在Xilinx Vivado或Intel Quartus中开发PCIe IP时，BAR配置通常在IP核的GUI界面中完成。务必在“BAR Size”下拉菜单中选择与实际RTL译码逻辑匹配的大小，并在“Type”中选择“Memory”而非“IO”。对于需要访问大量DMA缓冲区的设计，推荐使用64位BAR以支持超过4GB的地址空间。