2、功率放大器基础：PA工作原理、关键性能指标、常见PA架构及其对版图设计的影响
功率放大器（Power Amplifier，PA）是射频发射链路中的核心有源器件，其作用是将调制后的射频信号放大到所需的发射功率，并经由天线辐射出去。在版图设计启动之前，工程师必须深刻理解PA的工作原理、性能指标以及不同工作类别（Class）对版图布局、寄生控制和热设计的约束。本章将从器件物理基础出发，梳理PA的关键设计参数，并重点分析A类、AB类、B类、F类等架构的差异及其对版图设计的直接影响，为后续EM仿真与VNA实测验证奠定理论基础。
2.1 PA工作原理与核心性能指标
2.1.1 工作原理：从直流到射频的能量转换
功率放大器的本质是一个受控能量转换器，它将直流电源提供的能量，按照输入射频信号的变化规律，转换为输出射频能量。在晶体管层面，PA工作于大信号状态，其漏极（或集电极）电流和电压摆幅远大于小信号放大器。以常见的共源极（Common Source）结构为例，输入信号vgs调制沟道电流id，id流经输出匹配网络，在负载上产生射频电压摆幅。理想情况下，PA的漏极电压摆幅在0到2×VDD之间，电流摆幅在0到2×Imax之间，输出功率Pout = ½ × Vswing × Iswing。
PA的线性度和效率之间存在根本性矛盾。线性度要求晶体管工作于饱和区且偏置点较高，而效率则要求晶体管尽可能接近“开关”状态工作。这一矛盾决定了不同PA架构的取舍，也直接影响了版图中谐波抑制网络和偏置走线的设计复杂度。
2.1.2 关键性能指标定义与工程意义
| 指标 | 定义 | 工程意义 | 版图关联 |
|---|---|---|---|
| 增益 (Gain) | 输出功率与输入功率之比，G = Pout / Pin (dB) | 决定驱动级需求，影响系统链路预算 | 反馈路径长度、地回路电感 |
| 输出功率 (Pout) | 1dB压缩点或饱和输出功率 | 决定通信距离与覆盖范围 | 输出匹配网络损耗、金属线宽 |
| 效率 (PAE) | PAE = (Pout - Pin) / PDC | 影响散热、电池续航与可靠性 | 热通孔设计、电源走线电阻 |
| 线性度 (IP3/ACPR) | 三阶交调截点或邻道功率比 | 决定信号失真程度，影响EVM | 偏置网络阻抗、谐波短路质量 |
| 稳定性 (K因子) | K > 1 且 Δ < 1 时无条件稳定 | 防止自激振荡，保证量产一致性 | 地隔离、反馈抑制、屏蔽 |
在版图设计阶段，工程师需要特别关注增益与稳定性的平衡。过高的增益往往伴随着潜在的不稳定风险，尤其是在高频段，寄生反馈路径（如输出到输入的耦合）可能导致振荡。因此，版图中需要预留中和电容或电阻的位置，并确保输入输出走线之间有足够的隔离距离。
2.2 常见PA架构：A类、AB类、B类、F类
2.2.1 不同工作类别的偏置条件与波形特征
PA的工作类别由晶体管的静态工作点（偏置电压）决定，不同类别对应不同的导通角，从而在效率与线性度之间做出不同取舍。
- A类：导通角360°，晶体管在整个信号周期内导通。偏置点设置在负载线中点，静态电流较大。理论最大效率50%，实际通常只有30%-40%。线性度最好，但功耗大。
- AB类：导通角180°-360°，介于A类与B类之间。静态电流较小，效率可达50%-60%，线性度略逊于A类。是当前无线通信PA最常用的折中方案。
- B类：导通角180°，晶体管半周期导通。理论最大效率78.5%，但线性度较差，需要使用推挽结构来合成完整波形。
- F类：通过控制谐波阻抗来整形电压/电流波形，使两者重叠最小化。理想情况下效率可达100%（实际80%左右）。需要输出匹配网络对偶次谐波短路、奇次谐波开路。
2.2.2 架构对比与版图设计影响
| 架构 | 效率 | 线性度 | 谐波要求 | 版图设计关键点 |
|---|---|---|---|---|
| A类 | 低 (30-40%) | 优 | 低 | 散热设计优先，大面积热通孔 |
| AB类 | 中 (50-60%) | 良 | 中 | 偏置网络低阻抗，防止自偏置 |
| B类 | 高 (60-70%) | 差 | 中 | 推挽结构对称性，中心抽头变压器 |
| F类 | 很高 (70-80%) | 差 | 高 | 谐波控制网络，λ/4线或集总元件 |
对于F类PA，版图设计的关键在于输出匹配网络必须精确控制二次和三次谐波阻抗。在微带线实现中，通常使用扇形开路枝节（Radial Stub）或λ/4短路枝节来实现谐波短路。这些结构的物理尺寸与工作频率直接相关，在版图布局时需要预留足够的面积，并避免与其他走线产生耦合。
2.3 PA架构对版图设计的具体约束
2.3.1 偏置网络布局：避免自激与温度漂移
偏置网络的设计直接影响PA的静态工作点稳定性。在版图设计中，偏置走线应尽量短而宽，以降低寄生电感。对于AB类PA，栅极偏置电压VGS的微小波动会导致静态电流的显著变化，因此需要在靠近晶体管栅极处放置去耦电容（通常为100pF-1nF），并确保偏置走线与射频走线之间有良好的隔离。
温度补偿也是偏置设计的重要环节。GaN HEMT器件在高温下静态电流会增大，可能导致热失控。版图中应包含温度采样电阻或二极管的位置，以便实现有源偏置补偿。
2.3.2 电源与地回路设计：最小化寄生电感
漏极电源VDD的馈电方式对PA性能影响巨大。常见的馈电方式包括：
- λ/4高阻抗线馈电：利用四分之一波长传输线将直流电源引入漏极，同时对射频信号呈现高阻抗。这种方式在微波频段常用，但占用面积较大。
- 集总电感馈电：使用片式电感或键合线电感作为射频扼流圈。面积小，但工作带宽有限。
- 直接馈电+去耦电容：适用于低频段或宽带PA，需要多个不同容值的去耦电容并联。
无论采用哪种方式，版图中都必须确保VDD走线具有足够的宽度以承载直流电流，同时通过多层过孔阵列连接到低阻抗地平面。地回路的设计尤为关键——地弹（Ground Bounce）现象会导致PA增益下降和波形失真。
2.3.3 热设计：从芯片到封装的一体化考虑
PA是射频系统中功耗最大的器件。以一款5W输出功率、PAE为50%的GaN PA为例，其直流功耗约为10W，意味着有5W的热量需要耗散。版图设计必须考虑以下热管理措施：
- 在晶体管下方布置密集的导热通孔阵列（通常间距0.3-0.5mm），将热量传导至背面地平面。
- 保持芯片背面的散热路径畅通，避免在热通道上布置其他走线。
- 对于多指晶体管，确保各指之间的热耦合均匀，避免局部热点。
2.4 案例拆解：2.6GHz AB类PA版图设计要点
下面以一个实际的2.6GHz、5W AB类PA设计为例，说明架构选择如何驱动版图决策。
设计背景与约束：该PA用于4G LTE基站，要求增益≥15dB，PAE≥45%，ACPR≤-45dBc@20MHz。采用28V供电的LDMOS晶体管，目标输出功率5W（37dBm）。
初始现象与目标：原理图仿真显示PAE可达52%，但版图后仿真PAE降至44%，增益下降1.5dB。分析发现主要损耗来自输出匹配网络的微带线损耗和寄生电容。
分析判断过程：
- 检查输出匹配网络：原设计使用50Ω微带线，线宽0.6mm，在2.6GHz时损耗约0.3dB。改用低阻抗线（35Ω）后，线宽增加至1.2mm，损耗降至0.15dB。
- 检查漏极馈电：原设计使用λ/4线馈电，但该线同时承担了部分匹配功能，导致谐波阻抗控制不佳。改为集总电感馈电后，谐波阻抗更易控制。
- 检查地回路：发现源极键合线电感为0.4nH，导致增益下降。通过增加键合线数量（从2根增至4根），电感降至0.15nH。
实际操作步骤：
1. 修改输出匹配网络：将微带线阻抗从50Ω改为35Ω，重新计算线宽与长度。
2. 更换馈电方式：用2.2nH高Q值片式电感替代λ/4线，并在电感后并联100pF和10pF去耦电容。
3. 优化键合线布局：采用双排交错键合，缩短键合线长度至0.5mm。
4. 增加热通孔：在晶体管下方增加2排热通孔，间距0.4mm。结果对比：优化后，版图后仿真PAE回升至49.5%，增益恢复至14.8dB，ACPR满足-45dBc要求。流片实测结果与仿真偏差小于0.5dB，验证了版图优化的有效性。
风险与代价：集总电感馈电的带宽较窄，在2.5-2.7GHz范围内增益平坦度略有下降（±0.3dB）。热通孔的增加使芯片背面金属覆盖率提高，但未影响机械强度。
复盘经验：PA版图设计必须将匹配网络、馈电结构和热管理作为一个整体来考虑。任何局部的优化都可能影响其他性能参数，因此建议在版图设计阶段就进行全波EM仿真，而不是等到后仿真阶段才发现问题。
2.5 常见误区与设计复盘
总结复盘：PA版图设计是一个多目标优化问题，需要在增益、效率、线性度、稳定性和热性能之间取得平衡。建议设计流程为：首先根据系统指标确定PA架构，然后进行原理图仿真，接着进行初步版图布局，再进行EM仿真验证，最后根据仿真结果迭代优化。在整个过程中，保持与VNA实测结果的对比验证，是确保设计一次成功的关键。