3、PAD结构与电特性：物理来源与等效电路模型
在射频芯片设计中，PAD（Bonding Pad， bonding焊盘）是芯片与外部世界进行信号交互的物理端口。它既是封装引线键合（Wire Bonding）或倒装焊（Flip Chip）的机械附着点，也是信号从芯片内部走向封装基板、PCB的必经之路。然而，PAD并非理想导体，其物理结构会引入寄生电容、寄生电感和寄生电阻，这些寄生参数在射频/毫米波频段会显著影响阻抗匹配、插入损耗、电源完整性以及ESD保护性能。本章将深入剖析PAD的物理结构、材料与尺寸如何决定其电特性，并建立工程实用的等效电路模型。
3.1 PAD的物理结构与材料构成
PAD通常位于芯片最顶层金属层（Top Metal），其典型结构包括：金属主体、阻挡层/种子层、以及表面钝化层开口（Passivation Opening）。在射频工艺中，PAD下方往往还有多层金属叠层和通孔（Via）连接到底层电路。材料选择上，铝（Al）因其低成本、易刻蚀且与SiO₂粘附性好而广泛用于传统工艺；铜（Cu）互连则用于先进节点以降低电阻；金（Au）或钯（Pd）常用于需要良好键合可靠性的高可靠射频模块。PAD的尺寸并非随意设定——它必须满足封装厂的最小键合尺寸要求（通常≥60μm×60μm），同时又要尽量减小寄生电容。此外，PAD下方通常有“PAD限制区”（PAD Limited），该区域内不允许放置有源器件，以避免键合应力损伤底层电路。
3.2 寄生电容（C_pad）的物理来源与建模
寄生电容是PAD对射频性能影响最显著的参数。其物理本质是PAD金属板与硅衬底（或邻近金属层）之间的电场耦合。对于标准CMOS工艺，PAD下方通常有较厚的介质层（ILD/IMD），但衬底仍为半导体，因此电容值不仅取决于介质厚度，还与衬底掺杂浓度有关。工程上，C_pad的计算公式可近似为：
C_pad ≈ ε₀ · ε_r · (W × L) / t_ox其中，ε_r为介质相对介电常数（SiO₂约3.9，Si₃N₄约7.0），W×L为PAD面积，t_ox为介质层厚度。一个100μm×100μm的PAD，在2μm氧化层下，C_pad约为0.17pF；若采用厚聚酰亚胺钝化层（t=5μm），电容可降至0.07pF。在射频设计中，C_pad会直接并联在信号路径与地之间，形成低通滤波效应，导致高频插损增加。对于50Ω系统，0.15pF的电容在10GHz时等效容抗约106Ω，已不可忽略。
| PAD尺寸 | 介质厚度（SiO₂） | C_pad（估算） | 10GHz等效容抗 |
|---|---|---|---|
| 80μm × 80μm | 1.5μm | 0.15 pF | 106 Ω |
| 80μm × 80μm | 3.0μm | 0.075 pF | 212 Ω |
| 100μm × 100μm | 2.0μm | 0.17 pF | 94 Ω |
| 60μm × 60μm | 2.0μm | 0.06 pF | 265 Ω |
3.3 寄生电感（L_pad）与寄生电阻（R_pad）
寄生电感主要来源于PAD金属层、通孔以及键合线（或焊球）的电流路径。对于键合线封装，一根1mm长的金线（直径25μm）电感约为1nH/mm；PAD本身金属层的电感较小（约0.05~0.2nH），但在毫米波频段（>30GHz），即使0.1nH的电感也会引起明显的阻抗偏移。寄生电阻则包括金属薄膜电阻（方块电阻）和通孔接触电阻。铝的方块电阻约0.03Ω/□（1μm厚），一个100μm×100μm的PAD，其金属电阻约为0.03Ω，通常可忽略；但若PAD下方有高阻层或接触不良，电阻可能升至几欧姆，导致额外损耗。
3.4 等效电路模型与参数提取
PAD的等效电路模型通常采用π型或T型网络。最简模型为：串联R_pad + L_pad，并联C_pad到地。但在高精度设计中，还需考虑C_pad与衬底之间的耦合（C_sub）以及衬底电阻（R_sub）。完整的PAD模型如图1所示（见上方SVG）。参数提取方法包括：
- EM仿真提取：使用HFSS、CST或ADS Momentum对PAD结构进行三维电磁仿真，直接得到S参数，再拟合为等效电路。
- 实测去嵌：通过测试结构（如Open/Short/Thru）进行去嵌，提取PAD的寄生参数。
- 经验公式估算：在初步设计阶段，使用平行板电容公式和电感经验公式快速估算。
3.5 案例拆解：5GHz LNA输入PAD优化
背景与约束：某5GHz低噪声放大器（LNA）采用0.18μm RFCMOS工艺，输入PAD尺寸为80μm×80μm，下方介质层厚度2μm，键合线长度0.8mm。设计要求输入回波损耗S11 < -15dB，噪声系数NF < 1.5dB。
初始现象：初次流片测试发现，S11在5GHz处仅-8dB，NF为2.1dB，明显偏离设计目标。分析发现，PAD寄生电容C_pad约0.12pF，与LNA输入电容（约0.3pF）并联后，总输入电容达0.42pF，导致输入匹配网络失谐。
分析过程：通过EM仿真提取PAD模型，确认C_pad=0.12pF，L_pad=0.15nH（含键合线）。在ADS中搭建完整链路仿真，发现匹配网络需重新调整。进一步优化方案：将PAD尺寸缩小至60μm×60μm，并采用厚聚酰亚胺钝化层（t=4μm），使C_pad降至0.04pF。
实际操作：修改版图后重新流片，同时调整输入匹配电感值（从4.7nH改为5.6nH）以补偿电感变化。测试结果显示：S11降至-18dB，NF改善至1.4dB，满足指标。
复盘经验：PAD寄生参数在射频设计中不可忽视，尤其是输入/输出匹配网络对C_pad极为敏感。建议在项目初期即进行PAD建模，并预留匹配网络调谐余量。
3.6 总结与设计建议
PAD的寄生参数是射频芯片设计中不可回避的“必要之恶”。设计者应在版图阶段就评估PAD尺寸、介质厚度和封装方式对电路性能的影响。对于高频应用（>10GHz），建议采用以下措施：使用厚介质层或高阻衬底降低C_pad；采用Flip Chip封装减小L_pad；在PAD下方放置接地屏蔽层（但需注意屏蔽层引入的额外电容）。最终，建立准确的PAD等效模型并纳入全链路仿真，是保证射频性能达标的关键。