4、功率预算基础：链路增益、插损、1dB压缩点（P1dB）、饱和功率（Psat）与功率回退

发射链路的功率预算，本质上是在回答三个问题：信号从基带走到天线，能量被放大还是被消耗？在哪个节点信号开始失真？为了兼顾线性度和效率，我们应当把工作点压在什么位置？本章围绕链路增益、插损、P1dB、Psat与功率回退五个核心参数展开，建立从器件级到系统级的功率预算方法论。这些参数不是孤立的指标，而是相互制约的工程权衡——增益决定驱动能力，插损决定补偿需求，P1dB与Psat决定线性边界，功率回退则是连接线性与效率的桥梁。

上图展示了发射链路从基带信号到天线的完整功率流动过程，以及功率回退在传输曲线上的物理含义。图中上半部分为典型发射链路模块级联，下半部分为功放传输特性曲线，标注了P1dB、Psat和线性/压缩区域。这张图是本章所有讨论的视觉锚点，后续各节将逐一展开每个参数的定义、计算方法和工程权衡。

4.1 链路增益与插损：功率预算的“加法”与“减法”

核心原理

链路增益（Link Gain）定义为发射链路输出功率与输入功率之比，以dB为单位。在级联系统中，总增益等于各级增益的代数和。插损（Insertion Loss）则是无源器件（滤波器、开关、传输线、匹配网络）对信号功率的消耗，以负dB表示。功率预算的本质就是沿着信号路径做“增益加法”和“损耗减法”，最终得到天线口的实际输出功率。

级联增益计算公式为：

G_total(dB) = G1 + G2 + ... + Gn - IL1 - IL2 - ... - ILm

其中G为各级放大器增益，IL为各级无源插损。值得注意的是，插损不仅降低信号功率，还会抬高噪声系数，但在发射链路中，插损更关键的影响是迫使前级放大器输出更高功率来补偿损耗，从而影响整个链路的线性度预算。

判断方法与操作流程

进行链路增益预算时，建议按以下步骤操作：

1. 绘制链路框图：从基带输出到天线端口，标注每个模块的增益/插损值。
2. 确定输入功率基准：通常以调制器输出或DAC输出为起点，典型值为-10dBm至0dBm。
3. 逐级计算功率：从输入开始，每经过一个模块就加上增益或减去插损，记录每个节点的功率值。
4. 验证末级输入功率：确保末级功放的输入功率不超过其最大额定输入，同时不低于驱动要求。
5. 检查增益分配合理性：避免单级增益过高导致稳定性问题，通常单级增益控制在10-20dB。

案例拆解：5G NR n77频段发射链路预算

考虑一个典型的5G Sub-6GHz发射链路，目标输出功率+23dBm（200mW），EVM要求<3%。链路组成如下：

总链路增益 = 18 - 2.5 + 15 - 1.5 - 1 = 28dB。末级功放实际输出+25.5dBm，距离Psat(+33dBm)有7.5dB回退，满足5G NR对功率回退的要求。若滤波器插损增大1dB，则末级功放需多输出1dB功率，回退量降至6.5dB，EVM可能恶化0.5%左右。

4.2 P1dB与Psat：线性边界的两个关键锚点

核心原理

1dB压缩点（P1dB）定义为放大器增益比小信号线性增益下降1dB时的输出功率。饱和功率（Psat）则是放大器输出功率不再随输入功率增加而增加的最大输出功率。这两个参数共同定义了放大器的功率能力边界：P1dB以下是线性区，P1dB到Psat之间是压缩区，超过Psat后输出功率不再增长。

对于单级放大器，P1dB通常比Psat低2-4dB。对于多级放大器，末级的P1dB决定了整个链路的线性上限。在工程实践中，P1dB和Psat的差值（即压缩斜率）反映了放大器从线性到饱和过渡的“软硬程度”——差值越小，压缩越陡峭，越不适合宽带调制信号。

判断方法与测量要点

P1dB的测量方法如下：

1. 输入单音连续波（CW）信号，频率设为工作频段中心。
2. 从小功率开始（如-20dBm），逐步增加输入功率，记录输出功率。
3. 计算小信号增益G0（取输入-20dBm至-10dBm区间的平均增益）。
4. 继续增加输入功率，直到输出功率比线性外推值低1dB，此时输入功率为输入P1dB，输出功率为输出P1dB。
5. 继续增加输入功率直到输出功率不再变化，记录为Psat。

测量时需注意：使用功率计而非频谱仪进行功率测量；确保信号源谐波低于-30dBc；功放需连接50Ω负载，且负载驻波比<1.2。

案例拆解：Wi-Fi 7 FEM的P1dB与Psat权衡

某Wi-Fi 7前端模块（FEM）规格书标注：P1dB=+27dBm，Psat=+30dBm，增益=32dB。设计者需要评估该FEM是否满足320MHz带宽、EVM<-43dB（对应约0.7%）的发射要求。

分析过程：Wi-Fi 7 OFDMA信号的峰均比（PAPR）约为10-12dB。若要求EVM<-43dB，功放回退量需至少为PAPR+2dB余量，即12-14dB。以Psat=+30dBm为基准，实际输出功率应控制在+16dBm至+18dBm。但该FEM的P1dB为+27dBm，意味着在+18dBm输出时，距离P1dB有9dB回退，距离Psat有12dB回退——恰好满足要求。

若设计者误用P1dB作为回退基准，将输出功率设为+27-12=+15dBm，则链路增益预算需增加3dB，可能导致前级驱动放大器过载。正确做法是以Psat为基准计算回退，同时验证P1dB是否满足瞬时峰值功率需求。

4.3 功率回退：线性度与效率的工程折中

核心原理

功率回退（Power Back-off）是指功放实际输出功率低于其Psat（或P1dB）的幅度，以dB表示。回退的目的是让功放工作在线性区，避免调制信号峰值进入压缩区，从而保证EVM和邻道泄漏比（ACLR）满足指标。回退量越大，线性度越好，但效率越低——功放的功率附加效率（PAE）在接近Psat时最高，回退后效率急剧下降。

回退量的确定公式为：

回退量(dB) ≥ PAPR(dB) + 线性余量(dB)

其中PAPR为调制信号的峰均比，线性余量取决于调制阶数和系统EVM预算。例如，256QAM需要约2-3dB余量，1024QAM需要3-4dB，而4096QAM可能需要5dB以上。

判断方法与优化策略

确定最优回退量的工程流程：

1. 测量信号PAPR：使用信号分析仪测量实际调制信号的CCDF曲线，取0.01%概率处的PAPR值。
2. 建立EVM-回退曲线：在实验室中，逐步增加功放输出功率，记录EVM和ACLR变化，绘制“回退量vs EVM”曲线。
3. 确定最小回退量：找到满足EVM指标且留有余量的最小回退量。
4. 验证温度与电压漂移：在-40°C至+85°C温度范围和±5%电源电压范围内，重复测试，取最差情况下的回退量。
5. 考虑DPD（数字预失真）：若使用DPD，回退量可减少3-5dB，但需评估DPD对EVM的改善效果和系统复杂度。

案例拆解：LTE基站功放回退优化

某LTE FDD基站功放，目标输出功率+43dBm（20W），EVM要求<3.5%，ACLR要求<-45dBc。功放Psat=+53dBm，P1dB=+49dBm。

初始设计采用固定回退：输出+43dBm，回退量=53-43=10dB。实测EVM=2.8%，ACLR=-47dBc，满足指标但效率仅28%。

优化方案：引入DPD后，将输出功率提升至+46dBm，回退量降至7dB。实测EVM=3.2%，ACLR=-46dBc，仍满足指标，效率提升至35%。进一步尝试+47dBm输出（回退6dB），EVM恶化至4.1%，超出指标。

复盘结论：该功放在7dB回退时处于线性度拐点，DPD将可用回退量从10dB压缩至7dB，效率提升7个百分点。但需注意，DPD对回退量的压缩受限于功放AM-AM/AM-PM特性的平滑度，若功放存在记忆效应，DPD效果会下降。

4.4 常见误区与设计复盘

误区一：将P1dB当作最大输出功率

许多初学工程师误以为功放输出不能超过P1dB。实际上，P1dB只是增益压缩1dB的点，功放可以工作在P1dB以上，只是失真会逐渐增大。对于非恒包络信号，峰值功率可以超过P1dB，只要平均功率回退足够。正确做法是：以Psat为绝对上限，以P1dB为线性参考，以回退量为设计变量。

误区二：忽略插损对线性度的影响

插损不仅消耗功率，还会改变前后级之间的阻抗匹配，影响功放的负载线。例如，末级功放输出端的滤波器插损过大，会导致功放实际看到的负载阻抗偏离最佳值，使P1dB下降。在预算中，应将插损的功率消耗和阻抗效应分开评估。

误区三：回退量只考虑PAPR

PAPR是回退量的下限，但实际回退量还需考虑：温度漂移（高温下P1dB下降0.5-1dB）、电压波动（低压下Psat下降）、器件老化（长期工作后增益下降）、工艺离散性（不同批次P1dB差异±1dB）。建议在理论回退量基础上增加2dB工程余量。

误区四：忽视多载波/多频段同时发射的场景

当功放同时放大多个载波或频段信号时，总PAPR会叠加，且互调产物会落在其他频段。此时回退量需按总信号PAPR计算，同时验证互调指标。例如，双载波LTE信号的总PAPR比单载波高约3dB，回退量需相应增加。

设计复盘清单

功率预算不是一次性的计算，而是贯穿设计、调试、量产全流程的动态管理。建议在项目启动时建立功率预算表，每个阶段更新实测数据，与预算值对比，及时发现偏差并调整设计。只有将链路增益、插损、P1dB、Psat和功率回退这五个参数作为一个系统来统筹，才能设计出既满足线性度又兼顾效率的发射链路。