3、发射链路组成:从基带I/Q到天线端口的典型模块及功能

射频发射机(TX)的职责是将数字基带信号转换为适合无线信道传输的高功率射频信号。理解这条链路的模块划分与功能边界,是进行功率预算、EVM(误差矢量幅度)预算和杂散预算的前提。一个典型的发射链路从数字基带开始,依次经过DAC、调制器、驱动放大、滤波、功率放大,最终通过天线端口辐射出去。每个模块都会对信号的幅度、相位和频谱纯度产生特定影响,而这些影响最终会以功率、EVM和杂散三个维度呈现。本节将系统拆解各模块的功能、关键参数及其在预算中的角色。

数字域 模拟域 射频前端 基带 I/Q 数字信号处理 (DAC前) DAC 数模转换 零阶保持/镜像 正交调制器 I/Q混频+合路 本振馈通/边带 带通滤波器 抑制镜像/杂散 插损/纹波 驱动放大器 增益/线性度 功率放大器 (PA) 高功率输出 P1dB/IP3/效率 AM-AM/AM-PM 后选滤波器 抑制PA杂散/谐波 天线端口 匹配/辐射 TP1 TP2 TP3 I/Q数据流 模拟基带→射频 高功率射频

上图展示了发射链路的标准模块划分。数字域包含基带I/Q生成与DAC;模拟域完成从模拟基带到射频的调制、滤波与驱动;射频前端则负责功率放大与最终滤波。三个测试点(TP1、TP2、TP3)分别对应DAC输出、PA输入和天线端口,是进行功率、EVM与杂散测量的关键节点。下面逐一分析各模块的功能及其对预算的影响。

3.1 基带I/Q与DAC:信号源头的精度决定EVM上限

核心原理:基带I/Q信号是发射链路的“源头”。在数字域,I/Q数据经过脉冲成形、削峰(CFR)和数字预失真(DPD)等处理后,送入DAC转换为模拟信号。DAC的分辨率(位数)、采样率和重建滤波器特性直接决定了信号的初始EVM和带外噪声基底。例如,一个14位DAC的理论量化信噪比(SQNR)约为86 dB,但实际受时钟抖动、电源噪声和积分非线性(INL)影响,EVM底限通常在-45 dB左右。

判断方法:评估DAC性能时,需关注以下参数:

  • 有效位数(ENOB):实际可用的分辨率,通常低于标称位数1~2位。
  • 无杂散动态范围(SFDR):决定带外杂散水平,直接影响杂散预算。
  • 重建滤波器特性:DAC输出为阶梯波,会产生镜像频率,需低通滤波器抑制。

案例拆解:某5G NR基站发射机,DAC采样率为2.4 GHz,信号带宽100 MHz。初始设计时,DAC输出端未加重建滤波器,导致镜像信号落在相邻频段,杂散指标超标12 dB。通过增加五阶椭圆低通滤波器(截止频率150 MHz),镜像抑制提升至55 dBc,满足3GPP TS 38.104要求。此案例说明,DAC后的滤波设计是杂散预算的关键环节。

经验提醒:DAC的时钟抖动对EVM影响显著。对于100 MHz带宽信号,若时钟抖动超过100 fs,EVM将劣化约1%。建议使用低抖动时钟源(<50 fs),并在PCB布局中隔离数字与模拟电源。

3.2 正交调制器:I/Q不平衡与载波馈通

核心原理:正交调制器将模拟I/Q信号上变频至射频载波。理想情况下,I路和Q路增益相等、相位差精确为90°,本振(LO)完全抑制。实际器件存在幅度不平衡(ΔA)、相位不平衡(Δφ)和LO泄漏,这些非理想性会直接转化为EVM劣化和本振杂散。

判断方法:I/Q不平衡对EVM的影响可用公式估算:

EVM_IQ ≈ sqrt( (ΔA/2)^2 + (tan(Δφ/2))^2 ) × 100%

例如,ΔA=0.5 dB,Δφ=3°时,EVM贡献约为2.8%。LO泄漏则表现为载波处的杂散,通常要求低于-30 dBc。

实战场景:在Wi-Fi 6E发射机调试中,发现载波馈通为-25 dBc,导致频谱模板边缘超标。通过数字校准(在DAC前注入直流偏置),将LO泄漏降至-40 dBc以下。校准过程需在温度范围内验证,因为LO泄漏随温度漂移。

风险提示:调制器的本振功率不宜过高或过低。过高会增大LO泄漏,过低则导致转换增益下降和噪声系数恶化。通常LO驱动功率应控制在器件数据手册推荐的标称值±1 dB范围内。

3.3 滤波器与驱动放大器:增益分配与线性度权衡

核心原理:带通滤波器在调制器之后用于抑制镜像频率和带外噪声,但会引入插损(典型1~3 dB)。驱动放大器(Driver)将信号放大至PA所需的输入功率,其线性度(IP3)和增益决定了PA能否被充分驱动而不产生额外失真。

操作流程:增益分配是发射链路设计的关键步骤:

  1. 确定PA目标输出功率(如+27 dBm)和PA增益(如30 dB),反推PA输入功率为-3 dBm。
  2. 考虑滤波器插损(2 dB),驱动放大器输出需为-1 dBm。
  3. 根据调制器输出能力(如-5 dBm),驱动放大器增益需为4 dB。

案例拆解:某NB-IoT模块发射链路,PA输入功率要求0 dBm,但驱动放大器在高温下增益下降2 dB,导致PA输出功率不足。通过选用更高增益的驱动放大器(增益余量增加3 dB),并在固件中增加温度补偿表,确保全温范围内PA输入功率稳定在±0.5 dB内。

模块 典型增益/插损 对EVM影响 对杂散影响
DAC+重建滤波 -1~-2 dB 量化噪声、时钟抖动 镜像、带外噪声
正交调制器 -3~+3 dB I/Q不平衡、LO泄漏 载波馈通、边带
带通滤波器 -1~-3 dB 群延迟纹波 抑制镜像
驱动放大器 +10~+20 dB 非线性(IP3) 互调产物
PA +25~+35 dB AM-AM/AM-PM 谐波、杂散

3.4 功率放大器与天线端口:非线性与热效应

核心原理:PA是发射链路中功耗最大、非线性最严重的模块。其AM-AM(幅度-幅度)和AM-PM(幅度-相位)失真直接导致EVM劣化。PA工作在接近饱和区时效率高,但线性度差;回退(Back-off)可改善线性度,但牺牲效率。天线端口则要求良好的阻抗匹配(通常VSWR<1.5),否则反射功率会损坏PA或产生额外杂散。

判断方法:PA的线性度通常用P1dB(1 dB压缩点)和IP3(三阶截点)衡量。对于调制信号,需使用ACPR(邻道功率比)或DPD后的EVM来评估。PA的杂散主要来自谐波(2次、3次)和互调产物,需后选滤波器抑制。

案例拆解:某LTE FDD基站,PA输出+43 dBm,使用DPD后EVM为2.5%,满足LTE要求。但天线端口驻波比在雨天从1.2恶化至1.8,导致PA反射功率增大,PA结温升高,最终引发热关断。解决方案:在天线端口增加环行器(隔离度20 dB),并在PA控制环路中加入驻波比检测,当VSWR>1.5时自动降低输出功率2 dB。

总结复盘:发射链路各模块的预算分配需遵循“源头控制、逐级验证”原则。DAC和调制器决定EVM底限,PA决定最大输出功率和效率,滤波器决定杂散水平。设计时应先做系统级预算仿真,再逐模块实测验证。常见误区包括:只关注PA而忽视驱动放大器的线性度;忽略滤波器群延迟对EVM的影响;未考虑温度对增益和LO泄漏的漂移。建议在TP1、TP2、TP3三个测试点分别测量功率、EVM和频谱,形成完整的链路预算表,确保每个模块的贡献在预算范围内。