首页
›
密码学工程与数据安全
›
039-密码服务高可用接口落地
›
《数字电路静态时序分析与时序优化》
VIP20
本课程属于:039-密码服务高可用接口落地
密码学工程与数据安全 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
同步延迟参数调试与优化教程
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
同步延迟基础知识
什么是同步延迟 · 为什么重要 · 延迟对芯片性能的影响
同步延迟基础知识
什么是同步延迟
02
同步电路基础
触发器 · 时钟域 · 建立时间与保持时间概念
同步电路基础
触发器
03
延迟参数类型
时钟延迟 · 数据路径延迟 · 门延迟与互连线延迟
延迟参数类型
时钟延迟
04
静态时序分析(STA)入门
STA流程 · 时序库文件(Liberty) · 延迟计算
STA
静态时序分析
05
时序路径分析
输入路径 · 输出路径 · 寄存器到寄存器路径
时序路径分析
输入路径
06
约束文件编写
时钟约束 · 输入/输出延迟约束 · 虚假路径
约束文件编写
时钟约束
07
时钟偏斜
正偏斜与负偏斜 · 对时序的影响 · 处理策略
时钟偏斜
正偏斜
08
时钟抖动
随机抖动与确定性抖动的来源 · 仿真与实测
时钟抖动
随机抖动
09
片上变异(OCV)
工艺 · 电压 · 温度变化对延迟的影响
OCV
片上变异
10
功耗与延迟权衡
动态功耗与静态功耗 · 电压缩放对延迟的影响
功耗
延迟权衡
11
逻辑综合中的延迟优化
综合策略 · 延时最小化 · 面积与性能平衡
逻辑综合
延迟优化
12
布局布线中的延迟控制
拥塞管理 · 关键路径重布线 · Bump延迟
布局布线
延迟控制
13
时钟树综合(CTS)
时钟树结构 · 延迟平衡 · 时钟缓冲区插入
CTS
时钟树综合
14
延迟计算模型
线负载模型(WLM) · RC寄生参数提取 · Elmore延迟
延迟计算模型
WLM
15
工艺角与PVT分析
典型角 · 最差角 · 最佳角
PVT
工艺角
16
信号完整性对延迟的影响
串扰噪声 · IR drop · 延迟退化机制
信号完整性对延迟…
串扰噪声
17
串扰噪声与延迟
攻击网与受害网 · 耦合电容 · 时序窗口
串扰噪声
延迟
18
延迟调试工具介绍
PrimeTime · Tempus · Synopsys Timing An…
延迟调试工具介绍
PrimeTime
19
时序违规分析
建立时间违规与保持时间违规的识别方法
时序违规分析
建立时间违规
20
修复建立时间违规
减少逻辑深度 · 增大驱动强度 · 降低频率
修复建立时间违规
减少逻辑深度
21
修复保持时间违规
插入延迟缓冲区 · 调整时钟偏斜 · 使用延时单元
修复保持时间违规
插入延迟缓冲区
22
多时钟域同步
跨时钟域信号传递 · 亚稳态 · 同步器设计
多时钟域同步
跨时钟域信号传递
23
异步FIFO设计
空满标志生成 · 灰码转换 · 延迟考量
FIFO
异步
24
延迟测量方法
芯片级环振测试 · 路径延迟测试 · TDR反射法
延迟测量方法
芯片级环振测试
25
仿真与实测差异
模型误差 · 环境因素 · 统计分析方法
仿真
实测差异
26
延迟参数提取
硅后参数校准 · 自适应体偏置 · 动态延迟修正
延迟参数提取
硅后参数校准
27
机器学习在延迟预测中的应用
回归模型 · 神经网络预测关键路径
机器学习
延迟预测
28
高级时序优化技术
电平敏感锁存器 · 多周期路径 · 时钟门控
高级时序优化技术
电平敏感锁存器
29
延迟参数调试案例研究
实际芯片问题分析 · 修复过程复盘
延迟参数调试案例…
实际芯片问题分析
30
同步延迟优化实战项目
从RTL到GDSII的完整延迟调优流…
同步延迟优化实战…
RTL
所属VIP或分类
同VIP:DLP同步机制与接口可用性优化实践
同VIP:DLP场景密码接口同步优化实战指南
同VIP:DLP场景密码高可用接口保障实践教程