第4章 时钟与电源子系统初始化：PLL锁定、时钟源选择、电源域上电顺序、调试接口时钟

4.1 概念解析：为什么时钟和电源是BootROM的第一步？

BootROM启动初期，CPU和关键外设尚未获得稳定的时钟与电源。时钟子系统负责为SoC内部所有同步逻辑提供基准节拍；电源子系统则确保不同电压域按正确顺序上电，避免闩锁或过流。本节围绕四个核心概念展开：

• PLL锁定：锁相环（Phase-Locked Loop）将低频参考时钟倍频至CPU与总线需要的高频，锁定时间决定启动延迟。
• 时钟源选择：从晶振、内部RC振荡器、外部时钟输入中选择一个作为初始时钟源，直接影响稳定性和精度。
• 电源域上电顺序：多个电源域（如CPU域、GPU域、DDR域）需按厂商规范依次施压，防止电流浪涌损坏I/O。
• 调试接口时钟：JTAG/SWD等调试接口需要独立时钟，确保在CPU休眠时仍能访问芯片。

4.2 原理图解：时钟与电源初始化流程

4.3 类比：城市供电与乐团指挥

• PLL锁定 → 乐团指挥的节拍器：外部晶振是节拍器的基准（如60 BPM），PLL像齿轮组将节拍精确倍频到120 BPM、240 BPM，锁定过程就是齿轮啮合稳定。
• 时钟源选择 → 城市备用水源：主水厂（晶振）故障时，切换到应急井（RC振荡器），虽然水质略差，但能维持基本供水。
• 电源域上电顺序 → 高楼分层供电：必须先给低压配电层（1.2V内核）通电，再送高压层（1.8V I/O），否则高压会灌入未上电的弱电路。
• 调试接口时钟 → 急诊室独立电源：即使全城停电，急诊室（调试模块）仍靠备用发电机维持生命体征监控。

4.4 常见误区

1. 误区：PLL锁定越快越好，可以忽略等待时间。
   事实：若在锁定未完成时释放时钟，核心会因频率抖动导致逻辑错误，甚至损坏寄存器。
2. 误区：所有电源域可以一起上电。
   事实：不同域存在寄生二极管，同时上电可能触发闩锁，必须按时序严格控制（通常间隔数微秒）。
3. 误区：调试接口时钟只在调试时才需要。
   事实：BootROM需要调试时钟来解析GPIO带出的早期启动日志（如POR序列号），未使能会导致无输出。
4. 误区：内部RC振荡器精度低，启动阶段绝对不可用。
   事实：BootROM在晶振起振前强制使用RC作为临时时钟，只要精度满足PLL参考要求即可。

4.5 练习题

4.6 应用边界：什么情况需要特别注意？

场景	时钟/电源风险	典型对策
低温启动（-40°C）	晶振起振慢，PLL锁定时间延长	增加等待超时值，启用RC预热
快速开关机（Power Cycle）	残余电荷导致电源域不完全放电	增加放电延迟（Discharge Delay）
多芯片级联	时钟同步域之间产生相位偏移	启用专用同步时钟树，调整PLL相位
低功耗睡眠唤醒	快速唤醒要求PLL快速再锁定	使用Fast Lock模式或保留某些PLL不休眠

4.7 寄存器级伪代码（仅供理解流程）

BootROM对时钟和电源的配置通常通过系统控制寄存器（System Control Block）完成。以下伪代码展示典型流程：

// 时钟源选择
WRITE_REG(CLK_SRC_CTRL, CLK_SRC_XO);    // 使用外部晶振
WAIT_MS(10);                             // 等待晶振稳定

// PLL配置与锁定等待
WRITE_REG(PLL0_CFG, PLL_DIV_2 | PLL_MUL_24);  // 设置倍频系数
SET_BIT(PLL0_CTRL, PLL_ENABLE);
WHILE (READ_BIT(PLL0_STATUS, PLL_LOCK) == 0); // 等待锁定

// 电源域顺序上电
WRITE_REG(PMIC_SEQ_EN, 0x01);           // 使能PD_CX
WAIT_US(50);
WRITE_REG(PMIC_SEQ_EN, 0x03);           // 使能PD_MX
WAIT_US(50);
WRITE_REG(PMIC_SEQ_EN, 0x07);           // 使能PD_IO

// 调试接口时钟使能
SET_BIT(DBG_CLK_CTRL, DBG_CLK_EN);