2. 半导体测试流程概述：从晶圆制造到封装测试的全流程、CP与FT在流程中的位置与作用
半导体器件的制造与测试是一个高度精密、环环相扣的链条。从一颗裸晶到最终交付给客户的成品芯片，需要经历晶圆制造、晶圆测试（CP）、封装以及成品测试（FT）四大核心阶段。理解CP与FT在整个流程中的位置与作用，是建立良率校验模型的前提。
2.1 半导体测试全流程总览
下图展示了从晶圆制造到成品出货的完整流程，并标明了CP与FT所处的关键节点：
2.2 CP测试：晶圆测试
CP（Chip Probing，晶圆测试）是在晶圆完成所有前道工艺后，对晶圆上每一颗裸晶（Die）进行的电性能测试。测试时，探针卡（Probe Card）上的探针会与芯片的Pad（焊盘）接触，施加测试向量并测量响应。
2.2.1 CP测试的主要目的
- 早期筛选：在封装成本投入之前，剔除因工艺缺陷导致的失效芯片，避免“坏芯”进入封装环节，从而节省封装成本。
- 工艺监控：通过CP测试的良率分布图（Bin Map），可以直观地发现晶圆上的缺陷区域（如边缘失效、中心失效、划痕等），为工艺改进提供反馈。
- 参数分级：根据测试结果对芯片进行分Bin（如Speed Bin、Leakage Bin），为后续的FT测试和产品分级提供依据。
2.2.2 CP测试的典型测试项
| 测试类别 | 典型参数 | 测试目的 |
|---|---|---|
| DC参数 | VDD、IDDQ、VIL、VIH、VOL、VOH | 验证芯片的静态功耗、输入输出电平是否符合规格 |
| AC参数 | tPD、tSU、tH、fMAX | 验证芯片的时序性能，如传播延迟、建立/保持时间、最大工作频率 |
| 功能测试 | Scan、BIST、Pattern | 验证芯片逻辑功能是否正确，检测结构性缺陷（如Stuck-at Fault） |
| 模拟/混合信号 | 增益、失调、SNR、THD | 验证模拟或混合信号模块的性能指标 |
💡 CP测试的关键特征： 测试环境为晶圆级，使用探针卡，测试速度相对较快，但测试精度受探针接触电阻和寄生参数影响。CP测试的良率通常称为晶圆良率（Wafer Yield）。
2.3 FT测试：成品测试
FT（Final Test，成品测试）是在芯片完成封装之后，对封装好的成品芯片进行的最终电性能测试。测试时，芯片被放置在测试座（Socket）中，通过测试机（Tester）进行全面的性能评估。
2.3.1 FT测试的主要目的
- 最终质量把关：确保出货的每一颗芯片都符合产品规格书（Datasheet）中的所有电性能指标。
- 封装良率评估：检测封装过程中引入的缺陷，如焊接不良、引线断裂、封装应力导致的性能漂移等。
- 产品分级与分Bin：根据FT测试结果，将芯片分为不同等级（如不同速度等级、温度等级），以满足不同客户的需求。
2.3.2 FT测试的典型测试项
| 测试类别 | 典型参数 | 测试目的 |
|---|---|---|
| DC参数 | IDD、IDDQ、VOH、VOL、漏电流 | 验证封装后芯片的静态功耗和驱动能力 |
| AC参数 | fMAX、tSKEW、tRISE、tFALL | 验证封装后芯片的时序性能，确保在目标频率下稳定工作 |
| 功能测试 | 全速测试、At-speed Scan、BIST | 在芯片实际工作频率下验证功能正确性 |
| 可靠性测试 | Burn-in、HTOL、温度循环 | 筛选出早期失效的芯片，保证长期可靠性 |
⚠️ FT测试的挑战： 测试成本远高于CP测试，因为需要逐个处理封装好的芯片，且测试时间更长。因此，利用CP测试数据提前预测FT良率，可以显著降低测试成本。
2.4 CP与FT的对比与关联
下表从多个维度对比了CP与FT测试的核心差异：
| 对比维度 | CP 测试 | FT 测试 |
|---|---|---|
| 测试对象 | 晶圆上的裸晶（Die） | 封装后的成品芯片 |
| 测试接口 | 探针卡（Probe Card） | 测试座（Socket） |
| 测试环境 | 晶圆级，受探针接触影响 | 封装级，接触稳定 |
| 测试速度 | 相对较快（并行测试） | 相对较慢（串行或有限并行） |
| 测试成本 | 较低（按晶圆计） | 较高（按颗计） |
| 主要目的 | 早期筛选、工艺监控 | 最终质量把关、产品分级 |
| 良率定义 | 晶圆良率（Wafer Yield） | 封装良率（Assembly Yield） |
| 数据用途 | 工艺反馈、CP Bin Map | 出货判定、FT Bin Map |
2.5 CP与FT的关联：良率校验的基础
CP与FT并非孤立的两个测试阶段，它们之间存在紧密的关联。一颗芯片在CP测试中表现良好，但在FT测试中失效，通常意味着封装过程引入了缺陷。反之，如果CP测试中表现边缘的芯片在FT测试中通过，则说明封装过程可能“掩盖”了某些问题。
本课程的核心——基于CP测试参数的FT良率模型校验，正是建立在这种关联性之上。通过分析CP测试中的关键参数（如IDDQ、fMAX、VTH等）与FT测试结果之间的统计关系，我们可以构建一个预测模型，从而在CP阶段就预估出FT的良率。
核心思想： CP测试数据是“因”，FT测试结果是“果”。良率校验模型的目标是找到从“因”到“果”的映射关系，并验证其准确性。
2.6 本章小结
- 半导体测试流程包括：晶圆制造 → CP测试 → 减薄划片 → 封装 → FT测试 → 出货。
- CP测试在封装前进行，用于早期筛选和工艺监控，测试成本低。
- FT测试在封装后进行，用于最终质量把关和产品分级，测试成本高。
- CP与FT的测试数据存在内在关联，这是建立良率校验模型的基础。
- 理解CP与FT的差异与联系，是后续章节中构建和校验模型的前提。