良率验证流程：基于CP测试参数的FT良率模型校验 - 第1节

1.1 CP测试与FT测试的基本概念

在半导体制造流程中，CP（Chip Probing，芯片探针测试）与FT（Final Test，最终测试）是两道关键的电气测试环节，分别位于晶圆制造完成之后和封装完成之后。理解两者的定义、测试对象与测试目的，是建立良率模型校验的基础。

1.1.1 CP测试（晶圆探针测试）

CP测试在晶圆（Wafer）尚未切割分片时进行。测试探针卡（Probe Card）上的探针直接接触芯片的焊盘（Pad），对晶圆上每一颗Die进行电性能测试。测试内容包括DC参数（如漏电流、阈值电压）、AC参数（如时序、频率）以及部分功能测试。

1.1.2 FT测试（最终测试）

FT测试在芯片完成封装（Package）之后进行。封装后的芯片被装入测试座（Socket），通过自动测试设备（ATE）进行全面的功能、性能和可靠性验证。FT测试通常覆盖更完整的测试向量，并包含温度、电压等应力条件。

1.1.3 CP与FT测试流程关系图

1.2 良率模型校验的意义

良率模型校验的核心目标是：利用CP测试阶段产生的参数数据，建立对FT测试良率的预测模型，并通过实际FT结果对模型进行验证与校准。这一过程在半导体量产中具有多重战略意义。

1.2.1 降低测试成本

FT测试的测试时间（Test Time）通常远高于CP测试。如果能够通过CP参数准确预测FT良率，就可以在CP阶段提前识别出“高风险”芯片，从而减少FT测试的样本量或简化测试流程，直接降低每颗芯片的测试成本。

1.2.2 加速良率爬坡

在新产品导入（NPI）阶段，良率爬坡（Yield Ramp）速度直接影响产品上市时间。通过CP参数与FT良率的关联分析，可以快速定位工艺偏移点，指导工艺工程师进行针对性调整，缩短良率爬坡周期。

1.2.3 提升出货质量

模型校验能够量化CP参数与FT失效模式之间的相关性。例如，CP测试中测得的某个DC参数（如静态功耗）如果超出特定阈值，可能预示着FT阶段的高温可靠性测试会失效。这种知识可以用于建立更严格的CP筛选标准，防止不良品流入FT阶段。

1.2.4 良率模型校验的三大价值

1.3 课程目标与学习路径

1.3.1 课程总体目标

本课程旨在培养学员掌握基于CP测试参数建立FT良率预测模型的完整方法论，并具备在实际量产环境中进行模型校验与迭代的能力。具体目标包括：

• 理解数据基础：掌握CP/FT测试数据的结构、格式与质量要求，能够进行数据清洗与预处理。
• 掌握建模方法：学习逻辑回归、决策树、随机森林、XGBoost等分类模型在良率预测中的应用。
• 实施模型校验：掌握模型评估指标（准确率、召回率、AUC、Kappa系数）以及交叉验证、混淆矩阵等校验工具。
• 落地工程化：了解模型在ATE测试程序、良率管理系统（YMS）中的部署与监控方法。

1.3.2 学习路径与章节结构

1.3.3 学员预备知识

为获得最佳学习效果，建议学员具备以下基础：

• 半导体测试基础：了解ATE测试原理、探针台/分选机基本操作。
• 数据分析基础：熟悉Python或R语言，了解Pandas、NumPy等数据处理库。
• 机器学习基础：了解分类、回归、过拟合等基本概念。
• 统计基础：掌握均值、方差、相关性、假设检验等统计知识。

1.3.4 课程交付物

完成本课程后，学员将获得以下可交付成果：