4. 良率指标定义与计算：晶圆良率、封装良率、测试良率与综合良率
在半导体制造与封测流程中，良率并非单一指标，而是贯穿晶圆制造、封装、测试全链条的多维度度量体系。本章将系统定义四大核心良率指标，并给出可直接用于生产数据分析的计算公式与实战案例。
4.1 晶圆良率（Die Yield）
晶圆良率衡量的是从一片晶圆上切割出的合格芯片（Die）数量占该晶圆上总芯片数量的比例。它直接反映了晶圆制造工艺（如光刻、刻蚀、薄膜沉积）的缺陷密度水平。
4.1.1 计算公式
Die Yield = (Good Dies per Wafer) / (Total Dies per Wafer) × 100%- Total Dies per Wafer： 一片晶圆上理论上可切割出的最大芯片数，由芯片尺寸（Die Size）和晶圆尺寸（Wafer Size）决定，需扣除边缘无效区域。
- Good Dies per Wafer： 经过晶圆测试（CP测试，Chip Probing）后，电性参数全部合格的芯片数量。
4.1.2 实战案例
某12英寸晶圆（直径300mm）用于生产某款AI加速芯片，芯片尺寸为 20mm × 20mm。经计算，该晶圆理论总芯片数为 150颗。CP测试后，合格芯片为 120颗。
Die Yield = (120 / 150) × 100% = 80.0%4.2 封装良率（Assembly Yield）
封装良率衡量的是从晶圆切割后的裸片（Die）经过封装工艺（如贴片、打线、塑封、电镀）后，成为合格封装器件的比例。封装过程中的机械应力、热应力、污染及操作失误是主要良率损失来源。
4.2.1 计算公式
Assembly Yield = (Good Units after Assembly) / (Total Units Input to Assembly) × 100%- Total Units Input to Assembly： 投入封装产线的裸片总数，通常等于晶圆测试后的合格芯片数。
- Good Units after Assembly： 完成全部封装工序后，通过外观检查、X-ray检测、SAT（超声波扫描）等环节的合格器件数。
4.2.2 实战案例
某封装厂对一批芯片进行BGA封装，投入裸片 10,000颗。封装完成后，经检测发现 200颗存在塑封气泡、50颗存在打线偏移、30颗存在基板分层，其余 9,720颗合格。
Assembly Yield = (9720 / 10000) × 100% = 97.2%4.3 测试良率（Test Yield）
测试良率衡量的是封装后的器件在最终测试（FT测试，Final Test）环节中，通过全部功能、性能及可靠性测试的比例。测试良率是产品交付给客户前的最后一道质量关卡。
4.3.1 计算公式
Test Yield = (Units Passed Final Test) / (Units Tested) × 100%- Units Tested： 进入FT测试环节的封装器件总数。
- Units Passed Final Test： 通过所有测试项目（包括常温、高温、低温测试，以及ATE自动测试）的器件数。
4.3.2 实战案例
某批次封装器件共 9,720颗进入FT测试。测试过程中，发现 150颗在高温测试中失效，80颗在低温测试中失效，30颗在ATE功能测试中失效，最终通过数为 9,460颗。
Test Yield = (9460 / 9720) × 100% = 97.3%4.4 综合良率（Overall Yield）
综合良率，又称最终良率（Final Yield）或端到端良率，是晶圆良率、封装良率、测试良率的乘积。它代表了从晶圆投片到最终合格成品全流程的综合效率，是衡量工厂整体运营水平的核心KPI。
4.4.1 计算公式
Overall Yield = Die Yield × Assembly Yield × Test Yield × 100%注意：当封装良率和测试良率基于同一批投料计算时，可直接相乘。若存在分批或合并情况，需按批次加权计算。
4.4.2 实战案例
沿用上述三节案例数据：
Overall Yield = 80.0% × 97.2% × 97.3% × 100%
= 0.800 × 0.972 × 0.973 × 100%
= 75.7%这意味着，从晶圆投片开始，每投入100颗芯片的理论位置，最终只有约76颗能够成为合格成品交付客户。
4.5 四大良率指标对比与实战选择
| 指标名称 | 计算阶段 | 输入 | 输出 | 典型范围 | 主要损失来源 |
|---|---|---|---|---|---|
| 晶圆良率 | 晶圆制造后 | 晶圆总芯片数 | CP测试合格芯片 | 75% ~ 95% | 缺陷密度、光刻误差、CMP缺陷 |
| 封装良率 | 封装工艺后 | 投入裸片数 | 封装检测合格数 | 95% ~ 99% | 塑封气泡、打线偏移、分层 |
| 测试良率 | FT测试后 | 封装器件数 | FT测试通过数 | 95% ~ 99% | 温度失效、ATE功能失效 |
| 综合良率 | 全流程 | 理论芯片数 | 最终合格成品 | 65% ~ 90% | 上述所有损失累积 |
4.6 实战：从生产数据计算全流程良率
假设某工厂某日生产数据如下，请计算各环节良率及综合良率：
# 生产数据（示例）
wafer_total_dies = 15000 # 晶圆总芯片数
wafer_good_dies = 12300 # CP测试合格数
assembly_input = 12300 # 投入封装数
assembly_good = 11950 # 封装合格数
test_input = 11950 # 投入FT测试数
test_good = 11720 # FT测试通过数
# 计算
die_yield = wafer_good_dies / wafer_total_dies * 100
assembly_yield = assembly_good / assembly_input * 100
test_yield = test_good / test_input * 100
overall_yield = die_yield * assembly_yield * test_yield / 10000 # 转换为百分比
print(f"晶圆良率: {die_yield:.2f}%")
print(f"封装良率: {assembly_yield:.2f}%")
print(f"测试良率: {test_yield:.2f}%")
print(f"综合良率: {overall_yield:.2f}%")输出结果：
晶圆良率: 82.00%
封装良率: 97.15%
测试良率: 98.08%
综合良率: 78.14%