📚 课程目录第1章良率管理概述

1. 良率管理概述：半导体FAB良率定义、良率对成本的影响、良率管理的发展历程

在半导体制造领域，良率（Yield）是衡量FAB厂生产效率与产品质量的核心指标。它直接反映了从晶圆投入到最终合格芯片产出的有效比例。良率并非单一概念，而是由多个层级指标构成的体系，通常分为以下三类：

良率类型	英文	定义	计算公式
晶圆良率	Wafer Yield	通过电性测试（CP测试）的晶圆数量占投入晶圆总数的比例	Wafer Yield = (通过测试晶圆数 / 投入总晶圆数) × 100%
芯片良率	Die Yield	晶圆上功能完好的芯片数占晶圆上总芯片数的比例	Die Yield = (良品芯片数 / 晶圆总芯片数) × 100%
封装良率	Assembly Yield	封装后通过最终测试（FT）的芯片数占封装投入芯片数的比例	Assembly Yield = (FT通过数 / 封装投入数) × 100%
最终良率	Final Yield	从晶圆投入到最终出货合格品的综合良率	Final Yield = Wafer Yield × Die Yield × Assembly Yield

关键概念：在FAB厂内部管理中，最受关注的是芯片良率（Die Yield），因为它直接受光刻、刻蚀、薄膜沉积等核心工艺缺陷密度的影响，是缺陷闭环管理的直接对象。

半导体制造是典型的资本密集型产业，一座先进FAB厂的投资动辄数十亿至上百亿美元。良率每提升一个百分点，都意味着巨大的成本节约和利润增长。良率与成本的关系可以通过以下模型直观理解：

成本影响公式：

有效芯片成本 = (晶圆制造成本 + 封装测试成本) / (晶圆良率 × 芯片良率 × 封装良率)

结论：良率越低，分摊到每颗合格芯片的固定成本越高，边际利润急剧下降。

下表展示了良率变化对芯片单位成本的影响（假设晶圆成本固定为$2000，每片晶圆含500颗芯片）：

芯片良率	合格芯片数	每颗芯片成本	成本变化幅度
95%	475	$4.21	基准线
85%	425	$4.71	上升11.9%
70%	350	$5.71	上升35.6%
50%	250	$8.00	上升90.0%

行业经验：在28nm及以下先进制程中，良率每提升1%，对于月产10万片晶圆的FAB厂而言，每年可带来数千万至数亿美元的额外利润。良率管理因此被视为FAB厂的“生命线”。

半导体良率管理经历了从被动检测到主动预防，再到智能化闭环控制的演进过程。以下SVG图清晰展示了这一发展脉络：

推动良率管理不断演进的关键因素包括：

良率管理黄金法则：“越早发现缺陷，纠正成本越低。” 从晶圆制造到封装测试，缺陷发现每推迟一个环节，修复成本将增加10倍以上。因此，现代良率管理强调前移和预防。

下图展示了FAB厂良率管理的典型闭环架构，体现了从数据采集到缺陷闭环的完整流程：

良率管理闭环的核心思想是：检测 → 分析 → 改进 → 验证，形成一个持续迭代的螺旋上升过程。每一轮闭环都推动良率向更高水平迈进，同时积累的知识库为后续产品提供经验借鉴。