1. 良率管理概述
在半导体制造中，良率（Yield）是衡量FAB厂生产效率与产品质量的核心指标，直接决定了芯片的制造成本与企业的盈利能力。良率管理贯穿从晶圆投片到最终测试的全流程，是FAB厂运营管理的重中之重。
1.1 半导体制造中的良率定义
良率定义为合格产出数量与总投入数量的比率，通常以百分比表示。在FAB厂中，良率反映的是制造过程将原材料（硅片）转化为符合设计规格与可靠性要求的芯片的能力。
核心公式：
良率（%）=（合格芯片数 / 总投入芯片数）× 100%
良率（%）=（合格芯片数 / 总投入芯片数）× 100%
良率越高，意味着单位晶圆上产出的可用芯片越多，分摊到每颗芯片的制造成本就越低。反之，低良率将直接导致成本飙升、产能浪费，甚至影响产品上市周期。
1.2 良率分类
根据半导体制造与测试的不同阶段，良率通常分为以下三类，每一类对应不同的管控重点与责任部门。
| 良率类型 | 英文名称 | 定义 | 管控阶段 | 主要影响因素 |
|---|---|---|---|---|
| 晶圆良率 | Wafer Yield | 晶圆制造完成后，通过电性测试（WAT/CP）判定为合格的晶圆数量占投入晶圆总数的比例 | 前段制程（FEOL/BEOL） | 工艺缺陷、颗粒污染、光刻对准偏差、CMP平坦度 |
| 封装良率 | Assembly Yield | 晶圆经过切割、贴片、打线、塑封等封装工序后，通过外观检查与电性测试的合格器件数量占投入封装器件总数的比例 | 后段封装（Assembly） | 切割崩边、贴片偏移、焊线断裂、塑封气泡 |
| 最终测试良率 | Final Test Yield | 封装完成的器件经过最终功能测试（FT）与可靠性抽检后，判定为成品的合格数量占投入测试器件总数的比例 | 成品测试（FT） | 测试程序覆盖不全、接触不良、电性参数漂移、早期失效 |
良率管理视角： 晶圆良率是FAB厂的核心关注点，但封装良率与最终测试良率同样不可忽视。只有三类良率均达到目标值，才能实现整体成本最优。
1.3 良率管理的重要性
良率管理在半导体制造中具有战略级地位，其重要性体现在以下四个维度：
- 成本控制： 良率每提升1个百分点，对于大规模量产产品（如DRAM、NAND Flash、逻辑芯片）可节省数百万甚至数千万美元的成本。
- 产能释放： 高良率意味着在相同的设备与人力投入下，产出更多合格芯片，有效缓解产能瓶颈。
- 质量保障： 系统化的良率管理能够及早发现工艺异常与缺陷根源，防止不良品流入客户端，维护品牌信誉。
- 工艺改进驱动： 良率数据是FAB厂工艺研发与设备优化的核心反馈信号，推动制程从研发走向成熟量产。
行业共识： 在先进制程（7nm及以下）中，良率爬坡速度直接决定了芯片产品的市场窗口期。良率管理能力已成为FAB厂的核心竞争力之一。
1.4 良率管理全流程概览
下图展示了从晶圆投入到最终出货的良率管理全流程，清晰呈现三类良率在制造链中的位置与衔接关系。
1.5 良率管理的核心原则
在FAB厂的实际运营中，良率管理遵循以下核心原则：
- 预防为主，检测为辅： 通过工艺监控与缺陷预防，在源头减少良率损失，而非仅依赖终检筛选。
- 数据驱动决策： 利用良率分析系统（YMS）实时采集、分析良率数据，快速定位根因。
- 持续改进循环： 采用PDCA（计划-执行-检查-行动）循环，不断优化工艺参数与设备状态。
- 跨部门协同： 良率管理需要工艺、设备、制造、质量、测试等多部门紧密配合。
关键指标参考： 在成熟量产FAB厂中，晶圆良率通常目标在95%以上，封装良率目标在98%以上，最终测试良率目标在97%以上。先进制程的良率爬坡周期通常需要12~18个月。
综上所述，良率管理是半导体制造中连接工艺技术、生产运营与商业成功的桥梁。掌握良率的定义、分类与管理方法，是每一位FAB厂工程师与管理者的必修课。