1. 课程导论：良率预测在半导体制造中的重要性，工艺参数波动的挑战，模型校准的必要性
1.1 良率预测：半导体制造的“经济命脉”
在半导体制造中，良率（Yield）直接决定了芯片的制造成本与企业的盈利能力。随着制程节点向 3nm 及以下演进，一片 300mm 晶圆上的芯片数量可达数百甚至上千颗，良率每提升 1 个百分点，带来的经济效益往往以千万美元计。因此，准确的良率预测不仅是生产规划的核心依据，更是工艺研发与量产爬坡阶段的关键决策支撑。
核心指标速览：
- 晶圆良率（Die Yield）：晶圆上合格芯片数 / 总芯片数 × 100%
- 封装良率（Assembly Yield）：封装后测试通过数 / 封装投入数 × 100%
- 最终测试良率（Final Test Yield）：通过最终测试的芯片数 / 测试总数 × 100%
良率预测模型通常基于历史生产数据、工艺参数（如温度、压力、气体流量、刻蚀时间等）以及在线检测数据（如膜厚、关键尺寸 CD、缺陷密度）构建。然而，实际生产环境中的工艺参数波动使得静态模型难以维持高精度，这正是本课程要解决的核心问题。
1.2 工艺参数波动：良率预测的“隐形杀手”
半导体制造涉及数百道工艺步骤，每道步骤都包含多个可控工艺参数。然而，由于设备老化、环境变化、材料批次差异、操作条件漂移等因素，工艺参数在实际生产中始终存在波动。这种波动会直接导致芯片关键尺寸、膜厚、掺杂浓度等物理特性发生偏移，进而影响良率。
| 波动来源 | 典型参数 | 对良率的影响 | 波动幅度（典型） |
|---|---|---|---|
| 设备老化 | 刻蚀速率、沉积速率 | 关键尺寸偏移，导致短路/断路 | ±3% ~ ±8% |
| 环境温湿度 | 反应腔温度、冷却水温度 | 膜厚均匀性下降，影响电性能 | ±1°C ~ ±5°C |
| 材料批次差异 | 气体纯度、靶材成分 | 薄膜应力变化，导致翘曲或分层 | ±0.5% ~ ±2% |
| 操作条件漂移 | 射频功率、气体流量 | 刻蚀轮廓异常，产生缺陷 | ±2% ~ ±5% |
实战警示： 某 28nm 逻辑芯片产线曾因刻蚀机台射频功率漂移 4%，导致栅极关键尺寸偏差 2.3nm，最终良率从 92% 骤降至 78%。事后分析发现，原有的良率预测模型未考虑该参数的时变波动，预测值与实际良率偏差高达 12%。
1.3 模型校准：从“静态预测”到“动态自适应”
传统的良率预测模型通常基于历史数据离线训练，一旦部署便固定不变。然而，面对持续存在的工艺参数波动，这种静态模型的预测精度会随时间快速衰减。模型校准（Model Calibration）正是为了解决这一问题——通过引入在线数据反馈，定期或实时调整模型参数，使其始终适应当前工艺状态。
模型校准的核心思想： 利用最新批次的生产数据（如在线检测值、设备状态参数）对模型进行增量更新或参数微调，使预测分布与真实良率分布保持一致。校准后的模型不仅能提高预测精度，还能提供更可靠的置信区间，为工程师的决策提供量化依据。
下表对比了传统静态模型与校准模型在关键维度上的差异：
| 对比维度 | 传统静态模型 | 校准模型（本课程） |
|---|---|---|
| 数据使用 | 仅使用历史训练数据 | 历史数据 + 在线实时数据 |
| 参数更新频率 | 固定（数月/次） | 动态（批次级/晶圆级） |
| 对波动的适应性 | 低，易产生预测偏移 | 高，自动跟踪工艺漂移 |
| 预测置信区间 | 固定且偏宽 | 自适应，更紧致准确 |
| 维护成本 | 低（但精度下降快） | 中等（需数据管道支持） |
1.4 本课程实战路线图
本课程将带领学员从实际生产数据出发，系统掌握良率预测模型校准的完整流程。课程内容涵盖：
- 数据理解与预处理：处理半导体制造中的高维、时序、多源异构数据。
- 基线模型构建：使用随机森林、XGBoost 等算法建立初始良率预测模型。
- 校准方法实战：实现 Platt Scaling、Isotonic Regression、贝叶斯在线校准等主流方法。
- 校准效果评估：使用可靠性曲线（Reliability Diagram）、期望校准误差（ECE）等指标量化校准质量。
- 工业级部署：设计可落地的校准流水线，处理数据漂移与模型退化。
课程特色：
- 基于真实半导体产线脱敏数据，贴近实战场景。
- 提供完整的 Python 代码实现（Scikit-learn / PyTorch / 自定义校准模块）。
- 每章配有可交互的 SVG 图表与可视化分析，辅助理解校准机理。
- 重点解决“模型预测很准但校准很差”的常见工业陷阱。
通过本课程的学习，学员将能够独立构建一套对工艺参数波动具有鲁棒性的良率预测校准系统，显著提升模型在量产环境中的预测可靠性与决策价值。