2. 良率关键指标：CP、FT、综合良率与缺陷密度模型

在半导体制造的数据工程视角下，良率（Yield）是衡量Fab工艺稳定性与芯片经济性的核心KPI。本章聚焦于四个最关键的良率量化指标：CP良率、FT良率、综合良率以及缺陷密度（DD）。理解这些指标的定义、采集节点与数学关系，是后续数据清洗与建模的基础。

2.1 CP良率（芯片探测良率）

CP（Chip Probing） 是在晶圆完成前道工艺（FEOL/BEOL）后，在划片前进行的电性测试。探针卡直接接触晶圆上的每个芯片（Die），测量其直流与功能参数。

• 采集节点：晶圆制造完成后、划片与封装之前。
• 数据粒度：每个Die一条记录，包含坐标（X/Y）、测试项结果（Pass/Fail）、失效码（Bin Code）。
• 计算公式：
  

  CP良率 = (Pass Die数量 / 总测试Die数量) × 100%

2.2 FT良率（最终测试良率）

FT（Final Test） 是在芯片完成封装（Assembly）之后进行的最终功能与性能测试。FT覆盖了封装工艺引入的缺陷（如焊线短路、封装裂纹、热应力失效）。

• 采集节点：封装后、出货前。
• 数据粒度：每个封装单元（Unit）一条记录，包含测试条件（温度、电压）、功能向量结果、Speed Bin（速度等级）。
• 计算公式：
  

  FT良率 = (Pass Unit数量 / 总测试Unit数量) × 100%

2.3 综合良率（Yield = CP × FT）

从晶圆制造到封装出货，芯片经历了两次独立的测试筛选。行业标准定义综合良率（Overall Yield）为CP良率与FT良率的乘积：

综合良率 = CP良率 × FT良率

这个公式成立的前提是：CP与FT的失效事件相互独立（即CP失效的Die不会进入FT，FT失效的Unit在CP阶段是Pass的）。实际数据中，若存在“CP漏测”（CP Pass但FT Fail），则综合良率会低于乘积值，需要引入测试逃逸率（Test Escape Rate）修正。

2.4 缺陷密度（DD）与良率模型

缺陷密度（Defect Density, DD） 是衡量晶圆表面单位面积内致命缺陷数量的指标，单位通常为 defects/cm²。DD与良率之间存在经典的统计模型关系，最常用的是泊松模型（Poisson Model）和负二项模型（Negative Binomial Model）。

2.4.1 泊松良率模型

假设缺陷在晶圆表面随机均匀分布，且一个Die上出现一个以上缺陷即导致失效：

Y = e^(-A × D₀)

• Y：芯片良率
• A：芯片面积（cm²）
• D₀：平均缺陷密度（defects/cm²）

2.4.2 负二项良率模型（更符合实际）

实际缺陷分布存在“聚集效应”（Clustering），负二项模型引入聚集参数α：

Y = (1 + A × D₀ / α)^(-α)

当α → ∞时，负二项模型退化为泊松模型。α值越小，缺陷聚集越严重，良率越低。

2.5 指标间的数据关联与清洗要点

在数据工程实践中，CP、FT、DD三个数据源需要关联分析才能定位良率损失根因。下表总结了关键关联维度：