1. 良率基础概念
良率是半导体制造的核心经济指标，直接决定了Fab的盈利能力与市场竞争力。本章从定义出发，厘清晶圆良率与芯片良率的本质区别，并量化分析良率对Fab成本与利润的杠杆效应。
1.1 半导体良率定义
半导体良率（Yield）是指在晶圆制造过程中，最终符合规格要求的合格芯片数量与总投入晶圆或芯片数量的比率。良率是衡量Fab工艺稳定性、设备能力、材料质量与操作规范的综合标尺。
核心公式：
良率（%）=（合格产出数量 ÷ 总投入数量）× 100%
良率（%）=（合格产出数量 ÷ 总投入数量）× 100%
在实际生产中，良率通常分为两个层级进行统计与管理：
| 良率层级 | 统计对象 | 计算公式 | 典型范围 |
|---|---|---|---|
| 晶圆良率 | 晶圆片（Wafer） | 合格晶圆数 ÷ 投片晶圆总数 | 90% – 99% |
| 芯片良率 | 单颗芯片（Die） | 合格芯片数 ÷ 晶圆上总芯片数 | 70% – 95% |
行业共识： 成熟工艺（如28nm以上）的芯片良率通常稳定在90%以上；先进工艺（如7nm/5nm）在量产爬坡期良率可能低至60%–80%，经过持续改善后可提升至85%以上。
1.2 晶圆良率与芯片良率的区别
晶圆良率与芯片良率虽然同属良率体系，但关注的对象、影响因素和管理方法截然不同。以下从五个维度进行对比：
| 对比维度 | 晶圆良率 | 芯片良率 |
|---|---|---|
| 定义对象 | 整片晶圆是否合格 | 晶圆上每颗芯片是否合格 |
| 主要失效原因 | 晶圆破裂、划伤、污染、工艺偏离 | 颗粒缺陷、光刻偏移、电性失效、随机缺陷 |
| 影响因素 | 设备稳定性、操作规范、晶圆搬运 | 工艺窗口、掩模版质量、环境洁净度 |
| 改善手段 | 设备维护、自动化搬运、人员培训 | 缺陷检测、工艺优化、良率模型预测 |
| 对成本影响 | 直接影响晶圆投入成本 | 直接影响每颗芯片的边际成本 |
常见误区： 许多Fab新人将晶圆良率等同于整体良率，忽略了芯片良率的巨大改善空间。实际上，芯片良率对最终出货数量和利润的影响远大于晶圆良率。
下图展示了晶圆良率与芯片良率在Fab生产流程中的位置关系：
1.3 良率对Fab成本与利润的影响
良率是Fab成本结构中最大的杠杆变量。以一座月产5万片12英寸晶圆的成熟Fab为例，良率每提升1个百分点，带来的经济效益是惊人的。
良率杠杆效应：
良率提升1% → 合格芯片增加1% → 边际成本下降 → 利润增幅可达3%–5%
良率提升1% → 合格芯片增加1% → 边际成本下降 → 利润增幅可达3%–5%
以下表格量化展示了良率变化对Fab成本和利润的影响：
| 良率水平 | 每片晶圆合格芯片数 | 单颗芯片成本 | 月出货芯片数 | 月利润（相对值） |
|---|---|---|---|---|
| 75% | 375 颗 | $2.67 | 18.75M | 基准线 |
| 80% | 400 颗 | $2.50 | 20.00M | +6.7% |
| 85% | 425 颗 | $2.35 | 21.25M | +13.3% |
| 90% | 450 颗 | $2.22 | 22.50M | +20.0% |
| 95% | 475 颗 | $2.11 | 23.75M | +26.7% |
假设条件： 每片晶圆总芯片数500颗，晶圆成本$1000/片，芯片售价$5/颗，月投片量5万片。实际数据因工艺节点、产品类型和Fab规模而异。
良率对Fab利润的影响体现在三个层面：
- 直接成本摊薄： 良率越高，每颗合格芯片分摊的固定成本（设备折旧、厂房租金、管理费用）越低。
- 产能释放： 高良率意味着同等投片量下产出更多合格芯片，相当于在不增加设备投资的情况下扩大了有效产能。
- 客户信任与订单溢价： 良率稳定的Fab更容易获得高端客户订单，且可享受更高的代工价格。
下图展示了良率与Fab利润之间的非线性关系：
关键洞察： 良率改善存在边际递减效应。从70%提升到80%相对容易，但从90%提升到95%需要投入数倍的精力和资源。Fab良率改善团队需要根据当前良率水平，制定差异化的改善策略和投资回报评估。