📚 课程目录第4章实验数据获取

4. 实验数据获取：C-V测量仪器、测试结构设计与去嵌技术

FinFET器件的C-V特性测量是提取栅氧化层厚度、掺杂浓度、界面态密度及寄生电容等关键参数的基础。本章聚焦于实验数据获取的三个核心环节：测量仪器的选型与配置、专用测试结构的设计原则、以及消除寄生效应的去嵌技术。准确的数据获取是后续曲线拟合与灵敏度分析的基石。

核心原则： FinFET的C-V测量面临小电容（fF量级）、高寄生（Pad与互连）和频率相关损耗三大挑战。测量系统的精度必须优于1 fF，且测试结构设计需遵循“开路-短路-负载”标准去嵌流程。

4.1 C-V测量仪器：LCR表与阻抗分析仪

针对FinFET的C-V测量，主流仪器为精密LCR表和宽频阻抗分析仪。两者在频率范围、等效电路模型和测量精度上存在差异，需根据测试目的（准静态C-V vs. 高频C-V）进行选择。

仪器类型	频率范围	典型精度（基本）	适用场景	等效电路模型
精密LCR表（如Keysight E4980A）	20 Hz – 2 MHz	±0.05%	准静态C-V、低频陷阱表征、氧化层厚度提取	并联/串联模式
宽频阻抗分析仪（如Keysight E4990A）	20 Hz – 120 MHz	±0.08%	高频C-V、栅泄漏影响评估、寄生参数提取	四元件模型（Rs, Rp, C, L）
网络分析仪+阻抗选件（如PNA + N1501A）	1 MHz – 20 GHz	±0.5%	RF C-V、超高频寄生去嵌、模型验证	S参数转换

    仪器配置要点：
    偏置源： 需内置或外接高精度DC源（步进≤10 mV），用于扫描栅极电压（VGS）。
电缆与夹具： 使用四端对（4TP）配置以消除电缆阻抗影响；高频测量需使用半刚性同轴电缆。
校准： 每次测量前执行开路/短路/负载（OSL）校准，将参考平面移至探针尖端。

_ac = 30 mVrms）叠加DC偏置（V_GS）。 2. 4TP电缆消除导线电阻和电感影响，将信号低损耗传输至探针。 3. 探针台通过GSG（地-信号-地）探针接触DUT的Pad，完成电气连接。

4.2 测试结构设计：从Pad到FinFET

FinFET的测试结构设计必须考虑寄生电容的分离。标准设计包含DUT（待测器件）和一组去嵌陪测结构（Dummy Structures）。陪测结构用于后续数学去嵌，以剥离Pad、互连和金属层的寄生效应。

4.2.1 标准陪测结构组

Open（开路）结构： 仅包含Pad和互连，DUT位置断开。用于测量并联寄生电容（C_pad, C_interconnect）。
Short（短路）结构： Pad和互连直接短接，DUT位置短接。用于测量串联寄生电感（L_pad）和电阻（R_pad）。
Through（直通）结构： 将输入Pad与输出Pad直接连接，用于高频S参数去嵌中的传输线效应消除。
Dummy FET（假器件）： 与DUT版图完全一致，但栅极悬空或接地，用于提取栅极边缘寄生电容。

陪测结构	版图特征	提取的寄生参数	去嵌方法
Open	DUT区域断开，仅留Pad+互连	Y_open = jω(C_pad + C_metal)	Y_DUT = Y_meas – Y_open
Short	Pad+互连短接至地	Z_short = R_pad + jωL_pad	Z_DUT = Z_meas – Z_short
Through	输入输出Pad直连	S₂₁ 传输参数	级联矩阵去嵌

版图设计避坑：

陪测结构与DUT的Pad和互连走线必须完全一致（包括拐角、宽度、层叠），否则去嵌后残留误差可达10%以上。
FinFET的栅极Pad应尽量靠近有源区，减少栅极互连长度，以降低串联电阻R_g对C-V曲线高频滚降的影响。
建议在晶圆上同时放置多个陪测结构，取平均值以降低工艺随机波动。

4.3 去嵌技术：剥离寄生，还原本征C-V

去嵌（De-embedding）是从原始测量数据中移除测试结构寄生效应的数学过程。对于FinFET的C-V测量，最常用的是两步去嵌法（Open-Short De-embedding），适用于中低频（< 2 GHz）。对于更高频率，需采用三步去嵌法（Open-Short-Through）或L-2L去嵌法。

4.3.1 两步去嵌法（Open-Short）流程

测量原始数据： 测量DUT的Y参数（Y_meas），以及Open陪测结构的Y参数（Y_open）和Short陪测结构的Z参数（Z_short）。
Step 1 – Open去嵌： 从Y_meas中减去Y_open，消除并联寄生（Pad电容、互连电容）。
```
Y_step1 = Y_meas – Y_open
```
Step 2 – Short去嵌： 将Y_step1转换为Z参数，减去Z_short，消除串联寄生（Pad电阻、互连电感）。
```
Z_step1 = 1 / Y_step1
Z_DUT = Z_step1 – Z_short
Y_DUT = 1 / Z_DUT
```
提取本征电容： 从Y_DUT的虚部提取本征C-V：
```
C_intrinsic = Im(Y_DUT) / (2πf)
```

    去嵌有效性验证：
    去嵌后的C-V曲线在积累区应呈现平坦平台，无频率色散（若频率 < 1 MHz）。
在耗尽区，C-V曲线应平滑过渡，无异常尖峰或凹陷。
对比不同频率下的C-V曲线，去嵌后曲线应基本重合（忽略高频损耗）。

_meas (DUT) 原始测量数据 Y_step1 = Y_meas – Y_open 消除并联寄生 Z_step1 = 1 / Y_step1 Y→Z 转换 Z_DUT = Z_step1 – Z_short 消除串联寄生 Y_DUT = 1 / Z_DUT Z→Y 转换 C_intrinsic = Im(Y_DUT) / ω 本征电容提取陪测结构数据需求： • Y_open: Open结构 Y参数测量值 • Z_short: Short结构 Z参数测量值注意事项： • 所有测量需在同一频率点和偏置下进行 • 去嵌后C_intrinsic 应无负值或异常跳变

4.3.2 高频去嵌的进阶考虑

当测量频率超过2 GHz时，两步去嵌法因忽略传输线效应而引入误差。此时需采用三步去嵌法（Open-Short-Through）：

Step 1 – Open去嵌： 同两步法，消除并联寄生。
Step 2 – Short去嵌： 同两步法，消除串联寄生。
Step 3 – Through去嵌： 利用Through结构的S参数，通过级联矩阵（T参数）剥离互连线的传输延迟和损耗。

实战建议： 对于FinFET的常规C-V拟合（频率通常为100 kHz – 1 MHz），两步去嵌法已足够。仅在提取RF模型或分析超高频寄生时，才需要启用三步去嵌或L-2L去嵌。建议在测量软件（如Keysight EasyEXPERT）中预设去嵌算法，实现自动化数据处理。