2. C-V特性基础：MOS电容原理、C-V曲线形状、积累/耗尽/反型区、频率效应
在FinFET器件中，C-V（电容-电压）特性是表征栅极氧化层质量、界面陷阱密度、沟道掺杂浓度以及有效功函数差异的核心电学测量手段。理解MOS电容的基本原理及其C-V曲线的物理分区，是后续进行曲线拟合与参数灵敏度分析的理论基石。本节将系统阐述MOS电容的构成、C-V曲线的三段式特征以及频率对测量结果的影响。
2.1 MOS电容结构与基本原理
MOS（Metal-Oxide-Semiconductor）电容是一个三端或两端器件，其基本结构由金属栅极（或重掺杂多晶硅）、绝缘氧化层（SiO₂或高k介质）以及半导体衬底（P型或N型硅）构成。在FinFET中，该结构被三维化地包裹在鳍片（Fin）的侧壁与顶部。
核心物理量： 总电容 \( C_{total} \) 由氧化层电容 \( C_{ox} \) 与半导体表面耗尽层电容 \( C_{dep} \) 串联而成：
\[ \frac{1}{C_{total}} = \frac{1}{C_{ox}} + \frac{1}{C_{dep}} \] 其中 \( C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \)，\( t_{ox} \) 为等效氧化层厚度（EOT）。
\[ \frac{1}{C_{total}} = \frac{1}{C_{ox}} + \frac{1}{C_{dep}} \] 其中 \( C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \)，\( t_{ox} \) 为等效氧化层厚度（EOT）。
2.2 C-V曲线形状与三个工作区
对于P型衬底MOS电容，当栅极电压 \( V_g \) 从负值扫描至正值时，半导体表面依次经历积累区、耗尽区和反型区。这三个区域对应着截然不同的电容响应，构成了C-V曲线的特征形状。
| 工作区 | 栅压范围 (P型衬底) | 表面状态 | 电容特征 | 物理机制 |
|---|---|---|---|---|
| 积累区 | \( V_g \ll V_{FB} \) (强负压) | 空穴堆积在表面 | \( C \approx C_{ox} \) (最大值) | 耗尽层消失，电容由氧化层主导 |
| 耗尽区 | \( V_{FB} < V_g < V_{th} \) | 表面耗尽层展宽 | \( C \) 随 \( V_g \) 增加而下降 | 耗尽层电容 \( C_{dep} \) 串联减小总电容 |
| 反型区 | \( V_g \gg V_{th} \) (强正压) | 电子反型层形成 | 低频：\( C \approx C_{ox} \)；高频：\( C \approx C_{min} \) | 反型层屏蔽耗尽层，频率决定响应 |
关键概念： 平带电压 \( V_{FB} \) 是积累区与耗尽区的分界点，其偏移量直接反映金属-半导体功函数差与氧化层固定电荷密度。在FinFET中，由于三维结构，平带电压的提取需考虑边缘电容效应。
2.3 频率效应与反型层响应
频率效应是C-V测量中最关键的物理现象之一，直接影响反型区电容的提取。在反型状态下，半导体表面的少数载流子（电子）需要从衬底内部通过产生-复合过程或扩散来补充。当交流小信号频率过高时，载流子无法及时响应，导致反型层“冻结”。
- 低频C-V (LF)： 测量频率通常低于1 kHz。反型层载流子有足够时间跟随交流信号，总电容回升至接近 \( C_{ox} \) 的值。适用于提取界面陷阱密度（\( D_{it} \)）。
- 高频C-V (HF)： 测量频率通常在100 kHz ~ 1 MHz。反型层载流子无法响应，电容保持在最小值 \( C_{min} \)。适用于提取衬底掺杂浓度和氧化层厚度。
- 深耗尽效应： 在极高扫描速率或低温条件下，即使处于反型偏压，反型层也无法形成，耗尽层持续展宽，电容降至 \( C_{ox} \) 以下，称为深耗尽状态。
实战注意： 在FinFET器件中，由于鳍片尺寸极小（几十纳米），寄生电容和边缘场效应会显著影响高频C-V的测量精度。建议在拟合前对测量数据进行开路/短路校准，并扣除探针台寄生参数。
2.4 理想C-V曲线与真实C-V曲线的偏差
实际测量的C-V曲线与理想曲线存在偏差，这些偏差是提取器件参数的重要信息来源。下表总结了主要偏差来源及其对应的物理参数。
| 偏差现象 | 曲线特征 | 关联参数 | 典型影响 |
|---|---|---|---|
| 平带电压偏移 | 整条曲线沿Vg轴平移 | 功函数差、固定电荷 | 阈值电压漂移 |
| 曲线拉伸/压缩 | 耗尽区斜率变化 | 界面陷阱密度 \( D_{it} \) | 亚阈值摆幅退化 |
| 频率色散 | 积累区电容随频率变化 | 栅极漏电、串联电阻 | EOT提取误差 |
| 滞后效应 | 正反扫曲线不重合 | 可移动离子、陷阱充放电 | 可靠性退化 |
2.5 实战要点：C-V测量中的常见陷阱
测量校准流程：
1. 开路校准：将探针悬空，测量寄生电容与耦合。
2. 短路校准：将探针短接，测量串联电阻与电感。
3. 负载校准：使用标准电容（如1 pF、10 pF）验证测量精度。
4. 延迟时间设置：确保每个电压步进后的稳定时间足够（通常10~100 ms），避免瞬态效应。
1. 开路校准：将探针悬空，测量寄生电容与耦合。
2. 短路校准：将探针短接，测量串联电阻与电感。
3. 负载校准：使用标准电容（如1 pF、10 pF）验证测量精度。
4. 延迟时间设置：确保每个电压步进后的稳定时间足够（通常10~100 ms），避免瞬态效应。
在FinFET的C-V测量中，由于多指栅结构的存在，测量得到的电容值通常为皮法（pF）量级，需要特别注意探针台电缆的屏蔽与接地。建议使用三轴电缆（Triaxial Cable）连接，并将屏蔽层驱动至与信号线等电位（Guard技术），以最小化泄漏电流对低频测量的干扰。