4、I-V测试原理:直流I-V扫描、脉冲I-V、传输线模型(TLM)测试方法

I-V(电流-电压)测试是半导体器件参数提取的基础。通过测量器件在不同偏置条件下的电流响应,可以提取阈值电压、跨导、输出电阻、接触电阻、串联电阻等关键参数。本章将深入讲解三种核心I-V测试方法:直流I-V扫描、脉冲I-V测试以及传输线模型(TLM)测试,并分析各自的适用场景与局限性。

核心概念: I-V测试的本质是建立器件端口电压与电流之间的函数关系。直流I-V提供静态特性,脉冲I-V揭示动态与陷阱效应,TLM则专门用于分离接触电阻与薄层电阻。

4.1 直流I-V扫描

直流I-V扫描是最基础的测试方法,通过缓慢改变电压(通常步进时间远大于器件热时间常数),测量稳态电流。该方法适用于提取器件的直流模型参数。

4.1.1 测试原理与配置

典型的直流I-V测试系统由源测量单元(SMU)、探针台和待测器件(DUT)组成。SMU同时提供电压源并测量电流,或提供电流源并测量电压。对于MOSFET,通常需要至少两个SMU:一个用于栅极(VG),一个用于漏极(VD)。

  • 转移特性(ID-VG):固定VD(如0.1V线性区,1V饱和区),扫描VG。用于提取阈值电压Vth、迁移率μ、亚阈值摆幅SS。
  • 输出特性(ID-VD):固定VG,扫描VD。用于提取输出电阻Rout、饱和电压VDsat。
参数提取提示: 在转移特性中,使用最大跨导法(gm,max)提取Vth时,需确保VD足够小(通常VD ≤ 50mV)以避免迁移率退化效应干扰。

4.1.2 直流I-V的局限性

直流扫描速度慢(每点积分时间可达ms级),容易引发自热效应和陷阱填充效应,导致测量结果偏离器件本征特性。对于SOI、GaN、SiC等低热导率或高陷阱密度器件,直流I-V可能严重低估实际驱动电流。

直流I-V扫描测试配置与典型MOSFET输出特性 直流I-V测试配置 SMU1 (VG) SMU2 (VD) SMU3 (GND) DUT MOSFET 典型输出特性 (ID-VD) VD (V) ID (A) VG1 VG2 VG3 线性区 饱和区

4.2 脉冲I-V测试

脉冲I-V测试通过在极短时间(通常ns至μs级)内施加电压脉冲并测量瞬态电流,有效抑制自热和陷阱效应,获取器件的等温(isothermal)和陷阱无关(trap-free)本征特性。

4.2.1 脉冲宽度与占空比

脉冲I-V的关键参数包括:

参数 典型范围 对测量的影响
脉冲宽度 (PW) 100 ns – 5 μs 越短越能抑制自热,但需克服RC充放电延迟
占空比 (Duty) 0.1% – 1% 低占空比确保器件在脉冲间隔期间冷却至环境温度
采样点 脉冲平台期中部 避开上升/下降沿的瞬态过冲
注意: 脉冲I-V对测试系统要求较高。电缆阻抗匹配(通常50Ω)、探针寄生电容、SMU的带宽限制都会影响脉冲波形完整性。建议使用开尔文(4线)连接以减少接触电阻影响。

4.2.2 脉冲I-V vs. 直流I-V对比

对于GaN HEMT或SOI MOSFET,直流I-V测得的饱和电流IDsat可能比脉冲I-V低20%-40%,这主要是自热导致的迁移率退化所致。脉冲I-V能更真实地反映器件在高速开关应用中的性能。

脉冲I-V测试波形与采样点 脉冲I-V波形与采样策略 时间 (t) 电压/电流 PW1 PW2 PW3 采样点 关键参数 • PW: 脉冲宽度 • Duty: 占空比 • trise: 上升时间 • 采样窗口

4.3 传输线模型(TLM)测试方法

TLM是提取接触电阻(Rc)和薄层电阻(Rsh)的标准方法,广泛应用于欧姆接触评估、源漏串联电阻提取以及金属-半导体界面特性分析。

4.3.1 TLM测试结构

TLM测试需要一组等宽(W)但间距(Li)不同的矩形接触焊盘阵列。典型结构包括:

  • 线性TLM(LTLM):接触焊盘呈直线排列,间距Li = L0 + i·ΔL。适用于各向同性材料。
  • 圆形TLM(CTLM):接触焊盘为同心圆环,无需台面隔离。适用于小尺寸或难以刻蚀的材料。

4.3.2 数据提取流程

  1. 测量总电阻:对每个间距Li,测量两焊盘之间的总电阻Rtotal。
  2. 绘制Rtotal vs. L图:横轴为间距L,纵轴为总电阻Rtotal。
  3. 线性拟合:Rtotal = (Rsh/W) · L + 2Rc。斜率 = Rsh/W,截距 = 2Rc。
  4. 计算参数:由斜率得Rsh,由截距得Rc。传输长度LT = √(Rc / (Rsh/W))。
关键公式: Rtotal = (Rsh / W) · L + 2Rc,其中Rsh为薄层电阻(Ω/□),Rc为接触电阻(Ω),W为接触宽度。

4.3.3 TLM测试注意事项

因素 影响 对策
电流拥挤效应 电流在接触边缘集中,导致Rc被低估 使用传输长度LT校正;确保Li > 2LT
接触宽度W W必须严格一致,否则引入额外误差 使用光刻版图验证;采用CTLM消除宽度影响
金属-半导体界面 合金化不均匀导致Rc分布离散 多次测量取平均;增加测试点数量
TLM测试结构与总电阻-间距拟合 TLM测试结构 L1 L2 L3 W Rtotal vs. 间距 L L (μm) Rtotal (Ω) 2Rc 斜率 = Rsh/W 拟合公式 Rtotal = (Rsh/W)·L + 2Rc

4.4 三种测试方法对比与选择

特性 直流I-V扫描 脉冲I-V测试 TLM测试
主要用途 直流模型参数提取 本征特性、陷阱表征 接触电阻、薄层电阻
时间尺度 ms – s ns – μs ms(稳态测量)
自热影响 严重 可忽略 中等(需控制功率)
陷阱效应 明显 可抑制 不适用
测试结构 单器件 单器件(需高频探针) 专用TLM测试结构
参数提取复杂度 低 中 低(线性拟合)
工程建议: 在实际参数提取流程中,建议先使用TLM测试获得准确的Rc和Rsh,然后利用脉冲I-V获取本征I-V特性,最后用直流I-V进行模型校准与验证。三者结合可以构建从接触到器件本征的完整参数链。