SPICE模型原理：MOSFET建模与参数优化实战 - 第2节
2.1 MOSFET 四端器件结构
MOSFET（金属-氧化物-半导体场效应晶体管）是一种四端有源器件，其核心结构由栅极（Gate）、源极（Source）、漏极（Drain）和衬底（Substrate/Body）构成。在SPICE模型中，准确描述这四个端口的物理关系是建模的第一步。
关键概念： MOSFET 是一个电压控制型器件。栅极电压通过绝缘层（SiO₂）下方的电场控制沟道电导，从而调节源漏电流。衬底电位（体效应）对阈值电压有显著影响，是SPICE模型中不可忽略的参数。
2.1.1 四端结构与物理剖面
下图展示了典型 N 沟道增强型 MOSFET 的物理剖面结构。在 P 型衬底上，通过扩散或注入形成两个高掺杂的 N⁺ 区域，分别作为源极和漏极。栅极位于源漏之间的沟道上方，与衬底之间由一层薄 SiO₂ 绝缘层隔离。
2.1.2 各端口功能与SPICE节点定义
| 端口名称 | SPICE节点 | 物理功能 | 建模关键点 |
|---|---|---|---|
| 栅极 (G) | 1 | 控制沟道电导，决定器件开关状态 | 栅电容 Cox、功函数差、界面陷阱 |
| 漏极 (D) | 2 | 收集载流子，承受高电场 | 速度饱和、沟道长度调制、雪崩击穿 |
| 源极 (S) | 3 | 提供载流子，通常与衬底同电位 | 源/漏串联电阻 Rs、接触电阻 |
| 衬底 (B) | 4 | 提供体区，影响阈值电压 | 体效应系数 γ、衬底偏置 VBS |
SPICE 建模提示： 在标准 SPICE 网表中，MOSFET 的节点顺序通常为
D G S B（漏、栅、源、衬底）。例如：M1 2 1 3 4 NMOS W=10u L=0.18u。衬底节点必须显式连接，否则 SPICE 默认衬底与源极同电位，会忽略体效应。
2.2 阈值电压与沟道形成机制
阈值电压 VTH 是 MOSFET 最重要的电学参数之一，它定义了器件从截止区进入导通区的栅极电压临界点。理解沟道形成的物理过程，是后续 SPICE 模型参数提取的基础。
2.2.1 沟道形成过程（以 NMOS 为例）
- 平带状态 (VG = 0)： 栅极与衬底之间无电场，P 型衬底中的空穴均匀分布，源漏之间无导电沟道。
- 耗尽阶段 (0 < VG < VTH)： 栅极加正电压，排斥 P 衬底中的空穴，在栅氧化层下方形成耗尽层（负离子区）。此时仍无自由电子，器件截止。
- 反型阶段 (VG = VTH)： 栅极电压继续升高，耗尽层宽度达到最大值。衬底中的少数载流子（电子）被吸引到表面，形成反型层——即 N 型导电沟道。
- 强反型 (VG > VTH)： 沟道电子浓度超过衬底空穴浓度，源漏之间形成连续的低阻通道，器件导通。
2.2.2 阈值电压的物理表达式
在 SPICE 模型中，阈值电压 VTH 通常表示为以下物理量的函数：
VTH = VFB + 2φF + γ · √(2φF - VBS)其中：
- VFB：平带电压，由栅极与衬底的功函数差及界面电荷决定。
- φF：衬底的费米势，与掺杂浓度 NA 相关：φF = (kT/q) · ln(NA/ni)。
- γ：体效应系数，γ = √(2qεsiNA) / Cox。
- VBS：衬底偏置电压（源极与衬底之间的电压）。
体效应（Body Effect）警告： 当 VBS ≠ 0 时，阈值电压会显著增大。在 SPICE 仿真中，如果衬底节点未正确连接（例如浮空或与源极短接），仿真结果将忽略体效应，导致电流误差可达 30% 以上。对于模拟电路设计，必须使用四端模型。
2.2.3 影响阈值电压的关键工艺参数
| 参数 | 符号 | 典型值 | 对 VTH 的影响 |
|---|---|---|---|
| 栅氧化层厚度 | tox | 1.5 – 5 nm | tox ↑ → Cox ↓ → VTH ↑ |
| 衬底掺杂浓度 | NA | 1015 – 1018 cm−3 | NA ↑ → φF ↑, γ ↑ → VTH ↑ |
| 栅极功函数 | ΦM | 4.1 – 5.0 eV | ΦM ↑ → VFB ↑ → VTH ↑ |
| 界面陷阱电荷 | Qit | 1010 – 1012 cm−2 | Qit ↑ → VFB 漂移 → VTH 不稳定 |
2.2.4 SPICE 模型中的阈值电压参数
在 SPICE 模型中，阈值电压相关参数通常通过 .MODEL 语句定义。以 BSIM3/4 模型为例，关键参数包括：
.MODEL NMOS1 NMOS (
+ VTH0 = 0.35 ; 长沟道阈值电压 (V)
+ K1 = 0.53 ; 一阶体效应系数 (V^0.5)
+ K2 = -0.018 ; 二阶体效应系数
+ TOX = 2.2e-9 ; 栅氧化层厚度 (m)
+ NCH = 2.35e17 ; 沟道掺杂浓度 (cm^-3)
+ PHIN = 0.0 ; 非均匀掺杂引起的附加电势 (V)
)
参数优化实战要点： 在提取 VTH 参数时，建议采用以下步骤：
1. 测量 VDS = 50 mV（线性区）下的 ID-VGS 曲线。
2. 使用最大跨导法（gm,max）或线性外推法提取 VTH。
3. 在不同 VBS 条件下重复测量，提取体效应系数 K1、K2。
4. 将提取值与工艺标称值对比，检查是否存在异常偏移（如界面陷阱或固定电荷影响）。
1. 测量 VDS = 50 mV（线性区）下的 ID-VGS 曲线。
2. 使用最大跨导法（gm,max）或线性外推法提取 VTH。
3. 在不同 VBS 条件下重复测量，提取体效应系数 K1、K2。
4. 将提取值与工艺标称值对比，检查是否存在异常偏移（如界面陷阱或固定电荷影响）。
2.3 本章小结
- MOSFET 是四端器件：栅极控制沟道，源漏传输电流，衬底影响阈值。
- 沟道形成经历平带→耗尽→反型三个阶段，阈值电压是反型开始的临界点。
- 阈值电压 VTH 由平带电压、费米势、体效应共同决定，受 tox、NA、功函数等工艺参数影响。
- SPICE 模型中，VTH 相关参数（VTH0、K1、K2、TOX）是模型校准的核心，必须通过实测数据提取。