2. PN结电容概念：势垒电容与扩散电容的物理起源
PN结在交流小信号或瞬态开关状态下，会表现出电容效应。这种电容并非由理想平板构成，而是源于结区空间电荷和少数载流子存储随电压变化的物理过程。根据物理起源的不同，PN结电容可明确区分为势垒电容（耗尽层电容）和扩散电容（存储电容）。理解两者的本质差异，是后续进行模型参数提取与SPICE仿真的基础。
2.1 势垒电容（耗尽层电容）
当PN结两端施加电压（尤其是反偏电压）时，耗尽层的宽度会发生变化。耗尽层内存在电离施主和电离受主形成的固定空间电荷，这些电荷量随耗尽层宽度的变化而变化，从而表现出电容效应。这种电容称为势垒电容，记为 \( C_j \) 或 \( C_{dep} \)。
势垒电容的物理图像类似于一个平行板电容器：耗尽层相当于绝缘介质，耗尽层两侧的中性区相当于导电平板。其单位面积电容可近似表示为：
C_j = ε_s / W_dep其中 \( ε_s \) 为半导体介电常数，\( W_dep \) 为耗尽层宽度。由于 \( W_dep \) 随外加电压变化，因此 \( C_j \) 是电压的函数。对于单边突变结，势垒电容与电压的关系为：
C_j = C_j0 / sqrt(1 - V_R / V_bi) (突变结近似)其中 \( C_j0 \) 为零偏势垒电容，\( V_R \) 为反偏电压（正值），\( V_bi \) 为内建电势。
2.2 扩散电容（存储电容）
当PN结处于正向偏置时，大量少数载流子从一侧注入到另一侧的中性区。这些注入的少数载流子在中性区积累，形成非平衡的存储电荷。当外加电压变化时，存储电荷量随之变化，从而表现出电容效应。这种电容称为扩散电容，记为 \( C_d \) 或 \( C_{diff} \)。
扩散电容的物理本质是少数载流子存储效应。在正偏条件下，扩散电容通常远大于势垒电容，成为PN结电容的主要成分。扩散电容与正向电流成正比，可表示为：
C_d = (q / kT) · τ · I_F其中 \( τ \) 为少数载流子寿命，\( I_F \) 为正向电流。在SPICE模型中，扩散电容通过渡越时间参数 \( T_F \)（正向渡越时间）来建模：
C_d = T_F · dI_F / dV2.3 势垒电容与扩散电容的对比
下表从物理起源、偏置依赖、频率特性、SPICE建模参数等维度，对两种电容进行系统对比：
| 对比维度 | 势垒电容 (C_j) | 扩散电容 (C_d) |
|---|---|---|
| 物理起源 | 耗尽层空间电荷随电压变化 | 中性区少数载流子存储随电压变化 |
| 主导偏置 | 反偏（正偏也存在但较小） | 正偏（反偏可忽略） |
| 电压依赖 | C_j ∝ 1/√(V_bi - V)（突变结） | C_d ∝ exp(qV/kT)（正偏时） |
| 频率特性 | 高频下仍存在 | 高频下因载流子跟不上而减小 |
| SPICE参数 | CJO, VJ, M | TF（正向渡越时间） |
| 典型量级 | 0.1 ~ 10 pF（取决于面积和掺杂） | 1 ~ 1000 pF（正偏大电流时） |
2.4 总PN结电容模型
在实际SPICE模型中，PN结的总电容 \( C_{total} \) 是势垒电容与扩散电容之和：
C_total(V) = C_j(V) + C_d(V)对于反偏或零偏情况，\( C_d ≈ 0 \)，总电容由势垒电容主导。对于正偏情况，当正向电流较大时，扩散电容迅速增大并成为主要成分。SPICE使用以下分段模型来描述结电容：
// SPICE 结电容模型核心表达式（示意）
if (V_D <= FC * VJ) then
// 正常耗尽区
C_j = CJO / pow((1 - V_D/VJ), M)
else
// 大正偏时的线性近似（避免奇点）
C_j = CJO / pow((1 - FC), (1+M)) * (1 - FC*(1+M) + M*V_D/VJ)
endif
// 扩散电容
C_d = TF * GMIN // GMIN为小电导，实际由电流导数决定2.5 频率对电容的影响
扩散电容具有明显的频率依赖性。当交流信号频率升高时，少数载流子的注入和抽取无法跟上电压的快速变化，导致扩散电容的有效值下降。势垒电容的频率依赖性相对较弱，但在极高频率下也会因介电弛豫效应而略有变化。
- 低频（< 1 MHz）：扩散电容充分响应，总电容由扩散电容主导（正偏时）。
- 中频（1 MHz ~ 100 MHz）：扩散电容开始衰减，势垒电容占比上升。
- 高频（> 100 MHz）：扩散电容可忽略，总电容趋近于势垒电容。