📚 课程目录第4章 MOSFET器件结构

4. MOSFET 器件结构：平面 MOSFET 结构、沟道形成、阈值电压概念

MOSFET（金属-氧化物-半导体场效应晶体管）是超大规模集成电路中最核心的器件。理解其物理结构、沟道形成机制以及阈值电压的定义，是进行 SPICE 建模与电路仿真的基础。本节将系统讲解平面 MOSFET 的经典结构、工作物理过程以及阈值电压的工程含义。

4.1 平面 MOSFET 器件结构

平面 MOSFET 是传统 CMOS 工艺中最成熟的结构，其核心特征在于栅极、源极、漏极均位于硅片表面同一平面内。下图展示了典型 N 沟道增强型 MOSFET（NMOS）的截面结构。

_G 平面 MOSFET 关键结构栅极 (G) | 源极 (S) | 漏极 (D) | 体 (B) | 栅氧化层 | 沟道长度 L | 沟道宽度 W

平面 MOSFET 包含四个主要电极：栅极 (Gate, G)、源极 (Source, S)、漏极 (Drain, D) 和 体 (Body/Bulk, B)。其核心结构参数包括沟道长度 L 和沟道宽度 W，这两个参数直接决定了器件的电流驱动能力与开关速度。

平面 MOSFET 各区域功能与材料
结构区域	材料	功能描述
衬底 (Substrate)	P 型硅 (NMOS) / N 型硅 (PMOS)	提供器件机械支撑与电学衬底，体电极通过衬底接触引出
源/漏区 (Source/Drain)	高掺杂 N⁺ (NMOS) / P⁺ (PMOS)	提供载流子（电子或空穴）的注入与收集
栅氧化层 (Gate Oxide)	二氧化硅 (SiO₂) 或高 k 介质	电学绝缘层，隔离栅极与沟道，厚度 t_ox 决定栅控能力
栅极 (Gate)	多晶硅 / 金属	施加电压控制沟道电导，决定器件开关状态
沟道 (Channel)	衬底表面反型层	源漏之间载流子输运的导电通路，长度 L 与宽度 W 为关键设计参数

4.2 沟道形成机制

沟道是 MOSFET 实现开关功能的核心区域。对于 NMOS 器件，当栅极施加正电压 V_GS 时，栅氧化层下方的 P 型衬底表面会发生物理变化，最终形成 N 型导电沟道。这一过程分为三个阶段：

积累区 (Accumulation)：V_GS < 0 时，栅极负电压吸引衬底中的空穴到表面，形成空穴积累层，器件处于关断状态。
耗尽区 (Depletion)：V_GS > 0 但较小时，栅极正电压排斥空穴，在表面形成耗尽层（无自由载流子），器件仍处于关断状态。
反型区 (Inversion)：V_GS 超过阈值电压 V_TH 时，表面电势足够高，吸引电子在耗尽层下方形成 N 型反型层，即导电沟道。器件开启，源漏之间可以流过电流。

_GS < 0 P 型衬底空穴积累层栅氧化层栅极 (G) 器件关断无导电沟道阶段2: 耗尽 0 < V_GS < V_TH P 型衬底耗尽层 (无载流子) 栅氧化层栅极 (G) 器件关断表面耗尽，无沟道阶段3: 反型 V_GS > V_TH P 型衬底 N 型反型层 (沟道) 栅氧化层栅极 (G) 器件开启导电沟道形成源漏可通电流

工程要点：沟道形成的关键在于栅极电压能否在衬底表面产生足够强的垂直电场。栅氧化层厚度 t_ox 越薄，栅控能力越强，相同 V_GS 下表面电势变化越大，沟道越容易形成。这也是工艺节点不断缩小 t_ox 的根本原因。

4.3 阈值电压概念

阈值电压 V_TH 是 MOSFET 最重要的电学参数之一，定义为形成强反型层（导电沟道）所需的最小栅源电压。当 V_GS < V_TH 时，器件处于亚阈值区（弱反型），电流极小；当 V_GS > V_TH 时，器件进入强反型区，沟道完全形成，电流随 V_GS 增大而显著增加。

阈值电压的物理表达式（以 NMOS 为例）为：

V_TH = V_FB + 2φ_F + (√(2ε_siqN_A(2φ_F + V_SB))) / C_ox

其中各参数含义如下表所示：

阈值电压表达式参数说明
参数	符号	物理含义	典型值 / 单位
平带电压	V_FB	栅极与衬底功函数差 + 氧化层固定电荷影响	-0.5 ~ -1.0 V
体费米势	φ_F	衬底掺杂浓度决定的费米能级位置	0.3 ~ 0.4 V (典型 P 型)
强反型条件	2φ_F	表面电势需达到 2φ_F 才能形成强反型	0.6 ~ 0.8 V
耗尽层电荷项	√(2ε_siqN_A(2φ_F + V_SB))	耗尽层中固定电荷对阈值电压的贡献	随衬底掺杂 N_A 和体偏压 V_SB 变化
单位面积栅电容	C_ox	C_ox = ε_ox / t_ox	~ 1.7 fF/μm² (t_ox=2nm)
衬底掺杂浓度	N_A	P 型衬底受主杂质浓度	10¹⁵ ~ 10¹⁸ cm⁻³
体偏压	V_SB	源极与体之间的电压差	0 ~ 几伏

  SPICE 建模视角：在 SPICE 模型中，阈值电压 VTH 不是固定常数，而是随体偏压 VSB 变化的函数，即体效应 (Body Effect)。BSIM 模型通过参数 VTH0、K1、K2 等精确描述 VTH 与 VSB 的关系。此外，短沟道效应（如 DIBL、VTH Roll-off）也会显著改变实际器件的阈值电压，需要在建模时通过几何缩放参数进行修正。

4.4 阈值电压的工程影响因素

在实际工艺中，阈值电压受多个因素影响，工程师需要通过工艺调整和版图设计来精确控制 V_TH：

栅氧化层厚度 t_ox：t_ox 越薄，C_ox 越大，V_TH 越低。但过薄会导致栅漏电流增大。
衬底掺杂浓度 N_A (或 N_D)：掺杂浓度越高，耗尽层电荷项越大，V_TH 越高。
栅极功函数：采用金属栅极或不同掺杂的多晶硅可以调整 V_FB，从而改变 V_TH。
体偏压 V_SB：源体之间加反向偏压会增大耗尽层宽度，使 V_TH 升高（体效应）。
温度：温度升高使 φ_F 减小，V_TH 通常具有负温度系数（约 -1 ~ -4 mV/°C）。
短沟道效应：沟道长度 L 减小时，源漏耗尽区对沟道电荷共享，导致 V_TH 下降（V_TH Roll-off）。

_TH 主要影响因素 t_ox 栅氧厚度 N_A 掺杂浓度 Φ_G 功函数 V_SB 体偏压 T 温度 L 沟道长度每个因素的变化都会引起 V_TH 偏移，SPICE 模型通过多级参数精确描述这些依赖关系

建模注意事项：在 SPICE 建模中，阈值电压的精确提取至关重要。常用的提取方法包括：线性外推法 (从 I_D-V_GS 曲线最大斜率点作切线外推至 I_D=0)、恒定电流法 (取 I_D = 0.1 μA × W/L 时的 V_GS)、以及二阶导数法 (gm 峰值法)。不同提取方法得到的 V_TH 值可能有差异，建模时需明确标注提取条件。

4.5 本节小结

平面 MOSFET 的结构决定了其作为电压控制开关的基本特性。栅极电压通过控制沟道反型层的形成与消失，实现源漏之间的通断。阈值电压 V_TH 是这一开关行为的临界点，其物理本质是形成强反型所需的最小表面电势。在 SPICE 建模中，V_TH 不是单一常数，而是受工艺参数、偏置条件和几何尺寸共同影响的复杂函数。理解这些基础概念，是后续学习 MOSFET 电流方程、电容模型以及 BSIM 模型参数的基础。