3、应变硅原理:应变对载流子迁移率的影响、能带分裂与有效质量降低
3.1 应变硅的核心物理机制
应变硅(Strained Silicon)技术通过在SiGe虚拟衬底上外延生长薄层硅,利用晶格失配在硅沟道中引入双轴拉伸应变。这种应变直接改变了硅的能带结构,从而显著提升载流子(电子与空穴)的迁移率。其物理本质可归纳为两个关键效应:能带分裂与有效质量降低。
核心结论: 双轴拉伸应变使硅的导带六重简并解除(能带分裂),电子优先占据有效质量更小的能谷;同时价带轻重空穴带分裂,空穴有效质量下降。两者共同作用,使迁移率提升50%~100%。
3.2 应变对载流子迁移率的影响
载流子迁移率 \(\mu\) 由散射机制与有效质量共同决定,其关系可简化为:
μ = q · τ / m*
其中 \(q\) 为电子电荷,\(\tau\) 为平均自由时间(受散射影响),\(m^*\) 为载流子有效质量。应变硅主要通过以下两条路径提升迁移率:
- 降低有效质量 \(m^*\):能带分裂后,载流子重新分布到有效质量更小的能谷,直接提升迁移率。
- 抑制谷间散射:能带分裂增大了不同能谷之间的能量差,减少了载流子被散射到高有效质量能谷的概率,从而延长平均自由时间 \(\tau\)。
| 参数 | 体硅(无应变) | 应变硅(1.5% 应变) | 提升幅度 |
|---|---|---|---|
| 电子迁移率 (cm²/V·s) | ~300 | ~500 | ~67% |
| 空穴迁移率 (cm²/V·s) | ~120 | ~200 | ~67% |
| 电子有效质量 (m₀) | 0.26 | 0.19 | 降低27% |
| 空穴有效质量 (m₀) | 0.49 | 0.33 | 降低33% |
工艺提示: 实际迁移率提升幅度与应变大小、沟道方向、掺杂浓度及界面质量密切相关。通常SiGe虚拟衬底中Ge组分越高,应变越大,但超过临界厚度会引入失配位错,反而降低迁移率。
3.3 能带分裂机制
在无应变的体硅中,导带底由六个等价的Δ能谷组成(沿[100]、[010]、[001]方向),简并度为6。价带顶由重空穴带(HH)与轻空穴带(LH)在Γ点简并组成。
当在SiGe虚拟衬底上外延生长应变硅时,硅晶格受到双轴拉伸应变(面内拉伸,面外压缩),导致能带结构发生以下分裂:
- 导带分裂: 面内方向的四个能谷(Δ₄)能量降低,面外方向的两个能谷(Δ₂)能量升高。电子优先占据能量更低的Δ₄能谷。
- 价带分裂: 重空穴带(HH)能量上升,轻空穴带(LH)能量下降,同时自旋-轨道分裂带(SO)进一步分离。空穴主要占据HH带。
3.4 有效质量降低的定量分析
有效质量是描述载流子在晶格中运动难易程度的物理量。应变通过改变能带曲率(E-k关系)来降低有效质量。对于电子,其有效质量与能带曲率的关系为:
1/m* = (1/ħ²) · (d²E/dk²)
在应变硅中,电子从Δ₂能谷转移到Δ₄能谷,而Δ₄能谷的纵向有效质量(ml)为0.98m₀,横向有效质量(mt)为0.19m₀。由于电子在Δ₄能谷中沿面内方向运动时主要受横向有效质量支配,因此整体导电有效质量显著降低。
| 载流子类型 | 体硅有效质量 (m₀) | 应变硅有效质量 (m₀) | 降低比例 |
|---|---|---|---|
| 电子(导带) | 0.26 | 0.19 | 27% |
| 空穴(价带) | 0.49 | 0.33 | 33% |
工艺风险提示: 应变硅的迁移率提升并非随应变线性增长。当应变超过1.5%~2%时,SiGe虚拟衬底中失配位错密度急剧增加,界面粗糙度散射增强,反而导致迁移率饱和甚至下降。实际工艺中需在应变大小与缺陷密度之间取得平衡。
3.5 应变对迁移率提升的散射机制贡献
除了有效质量降低外,应变还通过改变散射机制来提升迁移率。主要散射机制包括:
- 声子散射: 应变硅中能带分裂减少了谷间声子散射的概率,因为电子需要吸收更多能量才能跃迁到高能谷。
- 电离杂质散射: 应变对电离杂质散射影响较小,但高应变下界面质量变差会引入额外散射。
- 界面粗糙度散射: 这是应变硅MOSFET中主要的散射限制因素,尤其在沟道厚度较薄时更为显著。
3.6 应变硅迁移率提升的工艺依赖因素
实际工艺中,应变硅的迁移率提升效果受以下因素制约:
- Ge组分与应变大小: Ge组分越高,应变越大,迁移率提升越明显,但临界厚度越小。
- 沟道方向: 电子迁移率在<110>方向提升最大,空穴迁移率在<100>方向提升最大。
- 温度: 低温下声子散射减弱,应变对迁移率的提升效果更显著。
- 掺杂浓度: 高掺杂下电离杂质散射占主导,应变对迁移率的相对提升幅度减小。
设计建议: 对于nMOS器件,建议采用<110>沟道方向与1.2%~1.5%应变组合;对于pMOS器件,建议采用<100>沟道方向与1.0%~1.2%应变组合。实际工艺中需根据器件类型与性能目标进行优化。