📚 课程目录第3章寄生参数提取流程

3. 寄生参数提取流程：从GDS版图到寄生参数网表的完整流程

寄生参数提取（Parasitic Extraction, PEX）是连接物理版图与电路仿真的关键桥梁。其核心任务是将GDSII版图中的几何图形转换为包含寄生电阻（R）、寄生电容（C）以及耦合电容（Cc）的SPICE网表。本章深入剖析从GDS到寄生网表的完整流程，并解析StarRC与QRC两大主流工具的工作原理。

3.1 提取流程总览：五阶段流水线

完整的寄生参数提取流程可划分为五个核心阶段，每个阶段都依赖特定的输入文件和算法。

  关键输入文件清单：
  GDSII：版图几何图形数据。
LEF/DEF：工艺库交换格式，定义金属层、通孔、间距规则。
ITF/ICT文件：Interconnect Technology File，包含各层介电常数、厚度、电阻率等工艺参数。
网表（Verilog/SPICE）：逻辑连接关系，用于映射版图图形到器件。

3.2 阶段详解：从图形到电学参数

3.2.1 版图预处理与层次映射

工具首先读入GDSII文件，将其中的几何图形（多边形、路径、实例）映射到工艺定义的物理层（如M1、M2、V1）。此阶段需要LEF文件提供各层的物理规则（最小宽度、间距），以及ITF文件提供各层的电学属性（方块电阻Rs、单位面积电容Ca、边缘电容Cf）。

3.2.2 图形识别与器件关联

工具通过几何运算识别出晶体管的有源区、栅极、接触孔，以及互连线的走线、通孔。关键步骤包括：

布尔运算：对多边形进行AND/OR/NOT操作，提取出精确的互连图形。
通孔识别：识别不同金属层之间的连接点，并计算通孔电阻。
器件映射：将版图中的晶体管图形与网表中的器件实例进行一一对应。

3.2.3 寄生参数计算：场求解器与模式

这是提取流程的核心。工具采用不同的场求解器来计算R和C：

参数类型	计算方法	典型精度	适用场景
寄生电阻 (R)	基于电流密度分布的边界元法（BEM）或有限元法（FEM）	高（误差 < 2%）	长互连线、电源网络（IR Drop）
对地电容 (C)	2.5D/3D 场求解器（如快速多极子算法）	中-高	信号线负载估算
耦合电容 (Cc)	基于邻近效应的模式匹配或场求解	中	串扰分析、信号完整性

提取模式选择：

Flat模式：将整个芯片作为单一层次提取，精度最高，但内存消耗大，适用于小模块。
Hierarchical模式：利用版图的层次化结构，先提取标准单元库的寄生参数，再在顶层调用，效率高，适用于全芯片。

3.3 StarRC与QRC工作原理对比

StarRC（Synopsys）和QRC（Cadence）是业界最主流的两款寄生参数提取工具。它们的基本原理相似，但在算法实现和优化上各有侧重。

3.4 提取流程中的关键算法与避坑

3.4.1 电阻提取：电流密度与形状因子

对于非矩形互连（如45°斜线、L形拐角），工具不能简单使用方块电阻公式（R = Rs * L/W）。StarRC和QRC均采用基于电流密度分布的数值积分方法，将互连分割为若干小段，计算每段的等效电阻，再通过节点缩减（如Y-Δ变换）合并为精简的RC网络。

// 典型StarRC命令示例 (Tcl脚本)

set_parasitic_extraction -technology $TECH_FILE \

                         -layout $GDS_FILE \

                         -netlist $VERILOG_NETLIST \

                         -output $SPEF_FILE \

                         -coupling_capacitance yes \

                         -resistance yes \

                         -extraction_mode flat

3.4.2 电容提取：屏蔽效应与耦合

在先进工艺（7nm及以下），线间耦合电容（Cc）占总负载电容的比例超过70%。工具必须精确处理屏蔽效应：当两条信号线之间存在一条接地线时，耦合电容会显著减小。QRC的Pattern Matching算法通过预计算常见布线结构的电容查找表（LUT）来加速，而StarRC则采用自适应网格划分，在关键区域（如最小间距处）加密网格以提高精度。

常见调试陷阱：

通孔电阻缺失：检查ITF/ICT文件中是否定义了通孔层的方块电阻。缺失会导致后仿真时序偏乐观。
耦合电容被过度简化：在提取设置中误将 -coupling_capacitance 设为 none，导致串扰分析结果失真。
层次化提取中的端口寄生丢失：在Hierarchical模式下，顶层模块的端口连接处容易丢失寄生参数，需使用 include_port_parasitics 选项。

3.5 输出网表格式与后仿真接口

提取完成后，工具输出标准格式的寄生网表，用于后仿真工具（如HSPICE、Spectre、PrimeTime）。

格式	全称	内容	适用工具
DSPF	Detailed Standard Parasitic Format	包含详细的RC节点连接关系，保留层次化结构	PrimeTime, HSPICE
SPEF	Standard Parasitic Exchange Format	精简的RC网络，通常用于STA（静态时序分析）	PrimeTime, Tempus
SPICE	Simulation Program with Integrated Circuit Emphasis	包含R、C、Cc的完整网表，可直接用于晶体管级仿真	HSPICE, Spectre, Finesim

协同校准要点：

在将寄生网表送入SPICE仿真器之前，务必进行寄生参数与SPICE模型的协同校准。具体做法是：选取一组标准测试结构（如环形振荡器、单级反相器链），分别用提取工具和直接版图级场求解器（如Raphael）计算其寄生参数，对比两者差异。若偏差超过5%，需调整提取工具的网格密度或工艺文件中的介电常数。

通过以上流程，寄生参数提取工具将物理版图转化为电学网表，为后续的SPICE后仿真提供了准确的负载模型。理解这一流程的每个环节，是进行高效后仿真调试的基础。