2、半导体工艺基础：晶圆制造流程、掺杂与扩散、光刻与刻蚀、工艺波动来源
半导体工艺是集成电路设计的物理基础。模型校准与工艺角仿真必须建立在对晶圆制造流程、关键工艺步骤以及工艺波动来源的深刻理解之上。本章将系统梳理从硅锭到晶圆、从掺杂到图形化的核心工艺环节，并分析导致器件特性波动的物理根源。
2.1 晶圆制造流程
晶圆（Wafer）是所有芯片的起始衬底。其制造流程可归纳为以下主要步骤：
| 步骤 | 工艺名称 | 关键参数/指标 | 对器件影响 |
|---|---|---|---|
| 1 | 拉晶（Czochralski法） | 晶向（如<100>）、掺杂浓度、氧含量 | 衬底电阻率、机械强度 |
| 2 | 切割与研磨 | 厚度偏差 < 5 μm、TTV（总厚度变化） | 光刻焦深均匀性 |
| 3 | 化学机械抛光（CMP） | 表面粗糙度 Ra < 0.5 nm | 栅氧化层质量、界面态密度 |
| 4 | 外延生长（可选） | 外延层厚度、过渡区宽度 | 阱隔离、闩锁效应 |
| 5 | 清洗与检测 | 颗粒密度 < 0.1 个/cm² | 缺陷密度、良率 |
工艺角关联： 晶圆制造过程中的电阻率偏差（±10%~±15%）直接决定了 TT（Typical-Typical） 与 SS（Slow-Slow） 工艺角之间的迁移率差异。模型校准时，需将衬底掺杂浓度的统计分布纳入全局波动参数。
关键概念： 晶圆制造是“批量复制”过程。同一晶圆上的芯片共享相同的衬底特性，但晶圆边缘与中心的掺杂浓度可能存在 5%~10% 的径向梯度，这是工艺角仿真中“全局波动”的重要来源之一。
2.2 掺杂与扩散
掺杂（Doping）是向硅中引入杂质原子以改变其导电类型和电阻率的过程。扩散（Diffusion）则是杂质在高温下向硅内部迁移的物理机制。
2.2.1 掺杂方法对比
| 方法 | 原理 | 典型杂质 | 浓度分布特征 | 工艺波动来源 |
|---|---|---|---|---|
| 热扩散 | 高温（900~1200°C）下杂质从高浓度区向低浓度区迁移 | B、P、As | 余误差函数（erfc）或高斯分布 | 温度波动 ±1°C、气流均匀性 |
| 离子注入 | 加速杂质离子（10~200 keV）直接轰入硅晶格 | B、P、As、Sb | 类高斯分布，峰值在投影射程 Rp 处 | 束流波动 ±2%、扫描均匀性 |
| 固相扩散 | 从掺杂氧化物或多晶硅层向硅中扩散 | B、P | 陡峭结面，可控性好 | 界面氧化层厚度波动 |
2.2.2 扩散机制与结深控制
扩散系数 D 与温度呈指数关系：
D = D₀ · exp(-Eₐ / kT)
其中：
D₀ = 扩散常数（cm²/s）
Eₐ = 激活能（eV）
k = 玻尔兹曼常数（8.617 × 10⁻⁵ eV/K）
T = 温度（K）结深 xⱼ 由扩散时间和扩散系数共同决定：
xⱼ = 2 · √(D · t) · erfc⁻¹(Cₛ / C₀)
其中：
Cₛ = 表面浓度
C₀ = 衬底背景浓度
t = 扩散时间
模型校准警示： 离子注入后的退火（RTA）工艺中，温度波动 ±5°C 可导致结深变化 ±3%~5%。在 FF（Fast-Fast） 工艺角下，较浅的结深会降低短沟道器件的阈值电压，模型必须捕捉这种耦合效应。
2.3 光刻与刻蚀
光刻（Lithography）与刻蚀（Etching）是图形化工艺的核心，决定了器件的最小特征尺寸（CD）和边缘粗糙度。
2.3.1 光刻工艺流程
- 涂胶： 在晶圆表面旋涂光刻胶（PR），厚度均匀性 < ±2%。
- 软烘： 去除溶剂，稳定胶膜。
- 对准与曝光： 掩模版与晶圆对准，紫外光（DUV/EUV）通过掩模照射光刻胶。
- 曝光后烘烤（PEB）： 催化光化学反应，降低驻波效应。
- 显影： 正胶（曝光区溶解）或负胶（未曝光区溶解）形成图形。
- 坚膜： 提高光刻胶的耐刻蚀性。
2.3.2 刻蚀技术对比
| 刻蚀类型 | 各向异性 | 选择比（Si/SiO₂） | 典型应用 | 波动来源 |
|---|---|---|---|---|
| 湿法刻蚀（各向同性） | 低（1:1~2:1） | > 100:1 | 牺牲层去除、清洗 | 温度 ±0.5°C、溶液浓度 |
| RIE（反应离子刻蚀） | 高（10:1~30:1） | 20:1~50:1 | 栅极、浅槽隔离（STI） | 射频功率 ±2%、气压波动 |
| ICP（电感耦合等离子体） | 极高（> 50:1） | 30:1~80:1 | 高深宽比接触孔、FinFET鳍片 | 线圈功率、偏压、气体流量 |
工艺角关联： 光刻的 CD 偏差（±5%~±10%）和刻蚀的 侧壁倾斜角（88°~92°）是导致 SS（Slow） 与 FF（Fast） 工艺角之间沟道长度差异的主要物理机制。模型校准必须包含 CD 波动的统计分布。
2.4 工艺波动来源
工艺波动（Process Variation）是导致同一晶圆上不同芯片、不同批次之间器件特性不一致的根本原因。理解波动来源是建立准确工艺角模型的前提。
2.4.1 波动分类
| 波动类型 | 空间尺度 | 典型来源 | 对器件参数影响 | 建模方式 |
|---|---|---|---|---|
| 全局波动（Global） | 晶圆级 / 批次级 | 炉管温度梯度、CMP 厚度不均匀 | Vth 整体偏移 ±20 mV | 工艺角（SS/TT/FF） |
| 局部波动（Local / Mismatch） | 芯片内 / 器件对之间 | 随机掺杂波动（RDF）、线边缘粗糙度（LER） | Vth 失配 σ(Vth) ∝ 1/√(WL) | 蒙特卡洛仿真 |
| 系统波动（Systematic） | 芯片内特定区域 | 光刻邻近效应（OPE）、刻蚀负载效应 | CD 偏差随图形密度变化 | 光学邻近校正（OPC）模型 |
| 随机波动（Random） | 原子尺度 | 掺杂原子离散性、线边缘粗糙度 | Vth 随机波动、漏电流分布 | 统计模型 + 工艺角 |
2.4.2 主要波动机制详解
- 随机掺杂波动（RDF）： 沟道中掺杂原子数量的泊松分布导致阈值电压波动。在 28nm 以下节点，RDF 是 Vth 失配的主要来源。
- 线边缘粗糙度（LER）： 光刻与刻蚀过程中栅极边缘的随机起伏，导致有效沟道长度波动。LER 的均方根值（σLER）通常为 2~5 nm。
- 氧化层厚度波动（OTV）： 栅氧化层生长过程中的厚度不均匀性，直接影响栅电容和阈值电压。
- 温度梯度： 快速热退火（RTA）过程中晶圆表面的温度分布不均匀，导致掺杂激活程度和结深的空间变化。
模型校准关键点： 工艺角仿真通常只覆盖 全局波动（SS/TT/FF/SF/FS）。对于 局部失配（如差分对、电流镜），必须额外运行蒙特卡洛仿真。模型校准时，需将全局波动参数（如 Tox、Vth0、U0）与局部失配参数（如 σVth、σβ）解耦提取。
2.5 本章小结
- 晶圆制造流程决定了衬底的基础特性，是工艺角仿真的起点。
- 掺杂与扩散工艺通过控制杂质浓度分布影响器件的阈值电压和迁移率。
- 光刻与刻蚀工艺直接决定了关键尺寸（CD）和器件几何形貌。
- 工艺波动分为全局、局部、系统和随机四类，模型校准需针对不同波动类型采用不同的仿真策略（工艺角 vs. 蒙特卡洛）。