1. 光刻技术概论
1.1 光刻在半导体制造中的核心地位
在半导体制造的全流程中，光刻（Photolithography）被誉为“集成电路制造的灵魂”。其核心作用是将设计好的电路图形从掩模版（Mask）精确转移到晶圆（Wafer）表面的光刻胶（Photoresist）上，为后续的刻蚀、离子注入等工艺提供掩模。光刻工艺的分辨率直接决定了芯片的特征尺寸（Critical Dimension, CD），进而影响芯片的性能、功耗与集成度。
核心地位体现： 光刻工艺占芯片制造总成本的 30%~35%，且是决定摩尔定律能否延续的关键技术节点。在 7nm 及以下制程中，光刻步骤可超过 60 层。
下表对比了光刻与其他核心工艺在半导体制造中的角色差异：
| 工艺环节 | 主要功能 | 与光刻的关系 |
|---|---|---|
| 光刻 | 图形转移（掩模 → 光刻胶） | 定义所有后续工艺的图形边界 |
| 刻蚀 | 选择性去除材料 | 以光刻胶图形为掩模进行转移 |
| 离子注入 | 掺杂杂质改变导电性 | 以光刻胶图形阻挡注入区域 |
| 薄膜沉积 | 生长或淀积材料层 | 为光刻提供平坦化或功能层 |
| 化学机械抛光 | 全局平坦化 | 保证光刻焦深（DOF）要求 |
1.2 光刻工艺的基本流程
一个标准的光刻工艺循环包含以下关键步骤，每一步的工艺参数（如温度、时间、曝光剂量）都会直接影响最终图形质量：
- 表面清洗与脱水烘烤： 去除晶圆表面污染物与水分，增强光刻胶附着力。
- 涂胶（Spin Coating）： 通过旋转涂布法在晶圆表面形成厚度均匀的光刻胶薄膜，厚度通常在 100nm~2μm 之间。
- 软烘（Soft Bake）： 去除光刻胶中的溶剂，稳定胶膜机械性能，温度通常为 90°C~110°C。
- 对准与曝光（Alignment & Exposure）： 将掩模版与晶圆精确对准，使用光源（如紫外光、深紫外光）通过掩模版照射光刻胶，使曝光区域发生化学变化。
- 曝光后烘烤（Post-Exposure Bake, PEB）： 促进光刻胶中的化学反应，降低驻波效应，温度通常为 100°C~130°C。
- 显影（Development）： 使用显影液溶解可溶区域（正胶曝光区、负胶未曝光区），形成三维图形。
- 坚膜烘烤（Hard Bake）： 提高光刻胶的耐刻蚀性，温度通常为 120°C~180°C。
- 检测与量测（Inspection & Metrology）： 检查图形缺陷、关键尺寸（CD）、套刻精度（Overlay）等。
工程实践提示： 在量产线中，涂胶厚度均匀性要求通常 < 5%（3σ），曝光剂量控制精度需达到 ±1%，显影时间控制需在 ±1s 以内。任何参数的漂移都会导致 CD 偏移或图形缺陷。
1.3 光刻技术的发展历程与未来趋势
光刻技术的发展史本质上是分辨率不断突破的历史。从早期的接触式曝光到如今的高数值孔径极紫外光刻（High-NA EUV），每一次光源波长的缩短都带来了芯片集成度的飞跃。
| 技术代际 | 光源波长 | 典型分辨率 | 代表制程节点 | 关键特征 |
|---|---|---|---|---|
| 接触/接近式光刻 | 紫外光（UV）~365nm | > 1μm | 2μm 及以上 | 掩模与晶圆直接接触，易产生缺陷 |
| g-line / i-line 步进式 | 436nm / 365nm | 0.35~0.8μm | 0.5μm ~ 0.35μm | 步进重复曝光，提升均匀性 |
| KrF 深紫外光刻 | 248nm | 0.13~0.25μm | 0.25μm ~ 0.13μm | 引入化学放大胶（CAR） |
| ArF 深紫外光刻 | 193nm | 65nm ~ 7nm | 65nm ~ 7nm | 浸没式光刻（NA > 1.0） |
| EUV 极紫外光刻 | 13.5nm | 13nm ~ 3nm | 7nm 及以下 | 反射式光学系统，真空环境 |
| High-NA EUV | 13.5nm | < 8nm | 2nm 及以下 | NA ≥ 0.55，更高分辨率 |
未来趋势关注点： 随着摩尔定律放缓，光刻技术正面临物理极限挑战。未来方向包括：High-NA EUV 量产化、多电子束直写（MEB）用于掩模制造、纳米压印光刻（NIL）在特定领域的应用，以及 AI 辅助的光刻工艺优化（如 OPC 模型加速、剂量补偿）。