3. ALD vs CVD/PVD：薄膜质量、台阶覆盖与低温工艺对比
在先进封装中，薄膜沉积技术直接决定互连可靠性、密封性与电性能。原子层沉积（ALD）、化学气相沉积（CVD）和物理气相沉积（PVD）是三种主流方法，但它们在薄膜质量、台阶覆盖和低温工艺能力上存在本质差异。本节从机理出发，系统对比三者的核心指标。
3.1 沉积机理与薄膜质量
薄膜质量包括致密度、杂质含量、应力控制和厚度均匀性。三种技术的生长模式不同，导致最终薄膜特性差异显著。
核心差异： ALD 基于自限制表面反应，每循环仅生长 0.5–1.5 Å，实现原子级厚度控制；CVD 依赖气相化学反应，生长速率快但均匀性受气流影响；PVD 为物理溅射或蒸发，方向性强，易产生阴影效应。
| 指标 | ALD | CVD | PVD |
|---|---|---|---|
| 生长机理 | 自限制表面反应 | 气相热分解/化学反应 | 物理溅射/蒸发 |
| 厚度控制 | 原子级（循环数决定） | 亚纳米级（时间/温度） | 纳米级（功率/时间） |
| 薄膜致密度 | 高（无针孔） | 中高（取决于前驱体） | 中（柱状晶结构） |
| 杂质含量 | 低（<1 at%） | 中（碳/氢残留） | 极低（物理过程） |
| 应力控制 | 可调（压/拉应力） | 较难（热应力主导） | 易产生压应力 |
工艺提示： 在先进封装的 TSV 衬垫层（如 SiO₂、SiN）中，ALD 薄膜的致密度和低漏电流特性使其成为 3D 集成首选；PVD 因柱状晶结构在高深宽比结构中易产生漏电路径。
3.2 台阶覆盖能力
先进封装中的 TSV（深宽比 5:1–20:1）、RDL 沟槽和微凸点底部对台阶覆盖（Step Coverage）要求极高。台阶覆盖定义为薄膜在侧壁/底部的厚度与顶部厚度的比值。
- ALD： 表面反应自限制，前驱体分子通过气相扩散进入深孔，在每个表面位点均匀吸附。台阶覆盖接近 100%，即使深宽比 > 20:1 仍可保持 > 95%。
- CVD： 反应物浓度沿深度梯度下降，侧壁消耗导致顶部厚、底部薄。典型台阶覆盖 30%–70%，需优化温度、压力和流速。
- PVD： 溅射粒子沿直线运动，深孔底部和侧壁被遮挡（阴影效应）。台阶覆盖通常 < 20%，需借助准直器或离子化 PVD 改善。
| 深宽比 | ALD 台阶覆盖 | CVD 台阶覆盖 | PVD 台阶覆盖 |
|---|---|---|---|
| 2:1 | > 99% | 70–85% | 30–50% |
| 5:1 | > 98% | 50–70% | 10–20% |
| 10:1 | > 95% | 30–50% | < 10% |
| 20:1 | > 90% | < 30% | 不可用 |
工程注意： 在 3D NAND 和 HBM 的 TSV 衬垫层中，PVD 因台阶覆盖不足导致底部漏电，已被 ALD 全面取代。CVD 仅用于深宽比 < 5:1 的场景。
3.3 低温工艺能力
先进封装对热预算敏感：有机基板（如 BT、ABF）耐温 < 250°C，光刻胶和临时键合层 < 200°C，甚至 MEMS 与 CMOS 后端要求 < 150°C。低温沉积能力直接影响工艺集成可行性。
- ALD： 利用高反应活性前驱体（如 TMA、H₂O、O₃），可在 80–200°C 范围内沉积高质量薄膜。等离子体增强 ALD（PE-ALD）进一步降至 50–150°C。
- CVD： 热 CVD 通常需要 300–600°C 分解前驱体；等离子体增强 CVD（PECVD）可降至 200–350°C，但薄膜质量（如 H 含量）下降。
- PVD： 溅射过程本身可在室温进行，但薄膜应力大、台阶覆盖差；加热基板（100–300°C）可改善结晶度，但非必须。
| 工艺温度范围 | ALD | CVD | PVD |
|---|---|---|---|
| 热工艺 | 80–200°C | 300–600°C | 室温–300°C |
| 等离子体辅助 | 50–150°C (PE-ALD) | 200–350°C (PECVD) | 室温–150°C (I-PVD) |
| 薄膜质量@低温 | 高（致密、低杂质） | 中（H 含量高） | 中（应力大） |
| 适用封装场景 | 有机基板、光刻胶上 | 硅衬底、高温兼容 | 金属种子层、室温 |
工艺选择建议： 当热预算 < 200°C 且需要高质量薄膜（如 Cu 扩散阻挡层 TaN、介电层 Al₂O₃）时，PE-ALD 是唯一可行方案。PVD 可用于室温金属种子层，但需后续处理改善覆盖。
3.4 综合对比与选型指南
在实际先进封装产线中，三种技术并非完全互斥，而是根据具体薄膜功能、深宽比和热预算组合使用。下表给出典型应用场景的推荐方案。
| 应用场景 | 推荐技术 | 关键原因 |
|---|---|---|
| TSV 衬垫层（SiO₂/SiN） | ALD | 高深宽比台阶覆盖 > 95%，低温致密膜 |
| Cu 扩散阻挡层（TaN/Ta） | ALD | 原子级厚度控制，无针孔 |
| RDL 介电层（PI/BCB） | CVD / 旋涂 | 厚膜需求，台阶覆盖要求低 |
| 金属种子层（Cu/Ti） | PVD | 室温工艺，高纯度 |
| 低温钝化层（Al₂O₃） | PE-ALD | < 150°C，高质量薄膜 |
| 微凸点底部填充阻挡层 | ALD | 复杂形貌均匀覆盖 |
总结： ALD 在薄膜质量、台阶覆盖和低温工艺三项核心指标上全面优于 CVD 和 PVD，尤其适合先进封装中高深宽比、低温、高可靠性的薄膜需求。CVD 仍用于厚膜和高温兼容场景，PVD 则保留在金属种子层等简单形貌应用中。三种技术的协同使用是 3D 集成工艺优化的关键。