2. 网卡多队列硬件基础：PCIe与网卡架构、多队列硬件队列模型、接收端缩放(RSS)硬件实现

理解网卡多队列技术的硬件基础，是掌握DPDK RSS配置与负载均衡的前提。本节从PCIe总线与网卡内部架构出发，逐步深入到多队列硬件队列模型，最后详细解析RSS的硬件实现原理。

2.1 PCIe与网卡架构

现代高性能网卡（如Intel XL710、Mellanox ConnectX-5）通过PCIe Gen3/Gen4/Gen5 x8或x16接口与CPU连接。PCIe总线提供了高带宽、低延迟的数据通路，是网卡与主机内存交互的物理基础。

2.2 多队列硬件队列模型

传统单队列网卡只有一个RX描述符环和一个TX描述符环，所有报文串行处理，无法利用多核CPU。多队列网卡在硬件层面实现了多个独立的描述符环对，每个队列对可以绑定到不同的CPU核心。

2.3 接收端缩放(RSS)硬件实现

RSS（Receive Side Scaling）是网卡硬件特性，它根据报文头部字段（如IP五元组）计算哈希值，并将报文分发到不同的RX队列，从而实现多核负载均衡。

2.3.1 RSS工作原理

1. 哈希计算： 网卡硬件解析报文头部，提取指定字段（如源IP、目的IP、源端口、目的端口、协议类型）。
2. 哈希函数： 使用Toeplitz哈希算法（对称哈希）计算32位哈希值。
3. 队列映射： 取哈希值的低N位作为索引，查询RSS重定向表（RETA），得到目标RX队列编号。
4. 报文入队： 网卡将报文直接写入对应RX队列的描述符环，CPU核心轮询该队列。

2.3.2 RSS关键参数

2.3.3 RSS配置示例（DPDK环境）

在DPDK中，通过rte_eth_dev_configure()和rte_eth_rss_reta_update()接口配置RSS。

/* 配置RSS哈希字段和队列数 */
struct rte_eth_conf port_conf = {
    .rxmode = {
        .mq_mode = ETH_MQ_RX_RSS,
    },
    .rx_adv_conf = {
        .rss_conf = {
            .rss_hf = ETH_RSS_IP | ETH_RSS_TCP | ETH_RSS_UDP,
            .rss_key = NULL, /* 使用默认密钥 */
        },
    },
};

/* 配置RETA重定向表 */
uint16_t reta[128];
for (int i = 0; i < 128; i++) {
    reta[i] = i % nb_rx_queues; /* 轮询分配 */
}
rte_eth_dev_rss_reta_update(port_id, reta, 128);

2.4 多队列与RSS的协同工作

多队列硬件提供了物理层面的并行能力，而RSS则提供了智能分流机制。两者结合，使得网卡能够将海量网络流量均匀分散到多个CPU核心上处理，是DPDK实现高性能数据平面的基石。

• 硬件卸载： RSS完全由网卡硬件实现，不消耗CPU资源。
• 流保序： 同一TCP流的所有报文被哈希到同一队列，保证报文顺序。
• 可扩展性： 增加队列数即可线性扩展处理能力，直至PCIe带宽或CPU内存带宽瓶颈。
• 灵活性： 通过调整RETA和哈希密钥，可动态优化负载均衡策略。