1. 课程导论：DPDK概述、多队列技术背景、RSS原理简介、课程目标与前置知识
1.1 DPDK概述
数据平面开发套件（Data Plane Development Kit, DPDK）是一套用于高性能数据包处理的用户态库和驱动集合。它通过绕过操作系统内核协议栈，直接从网卡将数据包映射到用户空间，消除了中断处理、上下文切换和内存拷贝等传统网络栈的性能瓶颈。
核心设计思想： 将控制平面与数据平面分离，数据平面完全运行在用户态，通过轮询（Poll Mode Driver, PMD）代替中断，实现零拷贝、大页内存和CPU亲和性绑定。
| 特性 | 传统内核网络栈 | DPDK用户态数据面 |
|---|---|---|
| 数据包接收方式 | 中断驱动（IRQ） | 轮询（PMD） |
| 内存拷贝次数 | 多次（内核→用户） | 零拷贝（DMA直接到用户空间） |
| 上下文切换 | 频繁（系统调用） | 无（用户态持续运行） |
| CPU亲和性 | 不可控 | 可绑定到指定核心 |
| 吞吐量（64B小包） | 通常 < 1 Mpps | 可达 10~80 Mpps |
1.2 多队列技术背景
随着网络带宽从1Gbps发展到100Gbps甚至更高，单核CPU已无法处理线速流量。多队列技术应运而生，它允许网卡将数据包分发到多个硬件队列，每个队列可被不同的CPU核心独立处理，从而实现并行加速。
- 单队列瓶颈： 所有数据包进入同一个队列，由单个CPU核心处理，形成性能天花板。
- 多队列优势： 将流量分散到多个队列，每个队列绑定一个CPU核心，充分利用多核并行能力。
- 硬件支持： 现代网卡（如Intel XL710、Mellanox ConnectX-5）支持多达数百个硬件队列。
| 对比维度 | 单队列模式 | 多队列模式 |
|---|---|---|
| 队列数量 | 1个RX/TX队列 | N个RX/TX队列（N≥2） |
| CPU利用率 | 单核100%，其余空闲 | 多核均衡，利用率提升 |
| 吞吐量上限 | 受限于单核频率 | 随核心数线性扩展 |
| 适用场景 | 低带宽、控制面 | 高带宽、数据面转发 |
1.3 RSS原理简介
接收端缩放（Receive Side Scaling, RSS）是一种网卡硬件特性，它根据数据包头部中的元组信息（如源IP、目的IP、源端口、目的端口）计算哈希值，并将该哈希值映射到特定的硬件接收队列，从而将属于同一流的数据包分发到同一个队列。
RSS哈希元组： 通常支持 2-tuple（IP SA/DA）、3-tuple（IP SA/DA + Protocol）、4-tuple（IP SA/DA + Port S/D）或 5-tuple（IP SA/DA + Protocol + Port S/D）。元组越多，流粒度越细。
RSS工作流程：
- 网卡接收数据包，解析头部字段。
- 硬件计算哈希值（通常使用Toeplitz哈希算法）。
- 哈希值通过重定向表（Redirection Table）映射到队列索引。
- 数据包被DMA到对应队列的内存区域。
- DPDK PMD轮询该队列，取出数据包进行处理。
1.4 课程目标与前置知识
课程目标：
- 理解DPDK多队列RSS的硬件原理与配置方法。
- 掌握使用DPDK API（rte_eth_dev_rss_reta_update等）配置RSS重定向表。
- 学会使用DPDK工具（testpmd、dpdk-procinfo）验证队列负载均衡效果。
- 能够排查RSS配置不当导致的流量倾斜问题。
前置知识要求：
| 知识领域 | 具体要求 |
|---|---|
| C语言基础 | 能阅读和理解DPDK示例代码中的指针、结构体、回调函数 |
| Linux基础 | 熟悉命令行操作、网卡绑定驱动（dpdk-devbind）、大页内存配置 |
| 网络协议 | 理解TCP/IP协议栈、以太网帧结构、IP/TCP/UDP头部字段 |
| DPDK入门 | 了解DPDK环境抽象层（EAL）、内存池（Mempool）、环形缓冲区（Ring）基本概念 |
注意： 本课程假设学员已成功搭建DPDK开发环境（建议DPDK 21.11 LTS及以上版本），并具备至少一块支持RSS的多队列网卡（如Intel i40e/ice、Mellanox ConnectX-4/5）。如未满足前置条件，建议先完成DPDK官方《Getting Started Guide》中的环境搭建章节。