4、双大马士革工艺总览：工艺流程分类、关键步骤与对比
双大马士革（Dual Damascene, DD）工艺是先进逻辑与存储芯片铜互连制造的核心技术。它通过一次金属沉积与一次CMP步骤，同时形成通孔（Via）与沟槽（Trench）中的金属连线，显著降低制造成本与工艺复杂度。本章从工艺流程分类、关键步骤概览以及与单大马士革工艺的对比三个维度，系统梳理双大马士革工艺的全貌。
核心概念：双大马士革工艺的核心在于“一次金属填充，两次图形定义”。通孔与沟槽的图形先后或同时定义在介质层中，随后通过铜电镀与CMP一次性完成平坦化，形成嵌入式互连结构。
4.1 工艺流程分类：先通孔 vs 先沟槽
根据通孔与沟槽图形化顺序的不同，双大马士革工艺主要分为先通孔（Via-First）与先沟槽（Trench-First）两大流派。两种方案在光刻对准、刻蚀选择比、介质应力控制等方面各有优劣。
| 对比维度 | 先通孔（Via-First） | 先沟槽（Trench-First） |
|---|---|---|
| 图形化顺序 | 先光刻+刻蚀通孔，再光刻+刻蚀沟槽 | 先光刻+刻蚀沟槽，再光刻+刻蚀通孔 |
| 光刻对准难度 | 沟槽光刻需对准已刻蚀的通孔，对准容差较小 | 通孔光刻需对准已刻蚀的沟槽，底部形貌复杂 |
| 刻蚀选择比要求 | 沟槽刻蚀需对通孔底部阻挡层（如SiCN）高选择比 | 通孔刻蚀需对沟槽底部介质高选择比，避免钻穿 |
| 底部形貌控制 | 通孔底部平坦，沟槽刻蚀时易产生微沟槽 | 沟槽底部平坦，通孔刻蚀时易产生扇形开口 |
| 工艺复杂度 | 中等，需额外通孔保护层（BARC/APF） | 较高，需多次旋涂与回填工艺 |
| 主流应用 | 28nm及以下先进节点主流方案 | 成熟节点（≥45nm）及部分存储器应用 |
工艺选择提示：先通孔方案因通孔底部更易控制、光刻对准窗口更大，在先进节点（≤28nm）中占据主导地位。先沟槽方案在沟槽深度均匀性要求高的场景中仍有应用，但需额外注意通孔底部的刻蚀损伤。
先通孔（Via-First）流程示意
先沟槽（Trench-First）流程示意
4.2 关键工艺步骤概览
无论采用先通孔还是先沟槽方案，双大马士革工艺均包含以下核心步骤。每个步骤的工艺窗口与缺陷控制直接决定最终互连的良率与可靠性。
- 介质层沉积（ILD Deposition）：采用PECVD或ALD沉积低k介质（如SiOC、SiCOH、多孔介质），厚度需满足通孔+沟槽总深度要求。
- 硬掩模制备（Hard Mask）：在介质层上方沉积TiN、TaN或SiN硬掩模，用于后续刻蚀图形转移与CMP停止层。
- 通孔/沟槽图形化（Lithography + Etch）：193nm浸没式光刻或EUV光刻定义图形，配合氟基/碳氟基等离子体刻蚀形成通孔与沟槽。
- 阻挡层/种子层沉积（Barrier/Seed Deposition）：采用PVD或ALD沉积Ta/TaN双层阻挡层（~5-10nm），随后PVD沉积Cu种子层（~30-50nm）。
- 铜电镀（ECP Cu）：电化学沉积填充通孔与沟槽，需优化电流波形与添加剂（加速剂、抑制剂、整平剂）实现无空洞填充。
- 铜退火（Cu Anneal）：在100-200°C下退火30-120秒，促进铜晶粒生长与应力释放，降低电阻率。
- CMP平坦化（Cu CMP）：分两步进行——第一步快速去除表面铜层（高去除率），第二步精细抛光至阻挡层（高选择性），最终停止在介质层表面。
- 后CMP清洗与检测（Post-CMP Clean & Inspection）：去除CMP残留颗粒与金属污染，使用暗场/明场光学检测缺陷（如刮伤、凹陷、腐蚀）。
关键工艺窗口：通孔底部刻蚀残留（Via Bottom Residue）与沟槽拐角圆化（Corner Rounding）是双大马士革工艺中最常见的两类缺陷。前者导致接触电阻增大，后者引发电场集中与电迁移失效。建议在刻蚀步骤后增加原位O₂等离子体清洗，并优化刻蚀气体配比（C₄F₈/Ar/O₂）。
4.3 与单大马士革工艺对比
单大马士革（Single Damascene, SD）工艺中，通孔与沟槽分别独立进行介质沉积、图形化、金属填充与CMP。双大马士革通过合并步骤，在成本与性能上取得显著优势，但也引入了更高的工艺集成复杂度。
| 对比维度 | 双大马士革（DD） | 单大马士革（SD） |
|---|---|---|
| 光刻次数 | 2次（通孔+沟槽） | 2次（通孔+沟槽），但需2次CMP |
| CMP次数 | 1次（铜+阻挡层） | 2次（通孔CMP + 沟槽CMP） |
| 介质沉积次数 | 1层介质 | 2层介质（通孔层+沟槽层） |
| 界面数量 | 通孔与沟槽无缝连接（一次铜填充） | 通孔与沟槽之间存在铜-铜界面，需额外界面处理 |
| 电阻率 | 更低（无界面散射） | 略高（界面散射+晶界增多） |
| 电迁移寿命 | 更长（连续铜晶粒） | 较短（界面处易形成空洞） |
| 工艺复杂度 | 高（刻蚀选择比、对准控制） | 低（分步工艺，容错率高） |
| 制造成本 | 低（减少CMP与沉积步骤） | 高（多一次CMP与介质沉积） |
| 适用节点 | ≤28nm先进逻辑/存储 | ≥45nm成熟节点、特殊器件 |
集成决策要点：在28nm及以下节点，双大马士革是降低RC延迟与制造成本的必然选择。但若工艺窗口不足（如光刻对准精度低、刻蚀选择比不够），单大马士革仍可作为备选方案，尤其适用于对电迁移可靠性要求极高的电源/地互连层。
双大马士革 vs 单大马士革：工艺步骤对比图
4.4 工艺集成要点总结
- 刻蚀选择比管理：先通孔方案中，沟槽刻蚀对通孔底部SiCN/SiN阻挡层的选择比需≥20:1，避免钻穿导致下层金属暴露。
- 通孔底部清洁：刻蚀后通孔底部聚合物残留需用O₂/N₂/H₂等离子体原位清洗，确保阻挡层沉积前界面洁净。
- 铜填充窗口：通孔深宽比（AR）通常为3:1~5:1，沟槽AR为2:1~3:1。电镀添加剂浓度与电流波形需针对AR差异优化，防止通孔底部空洞。
- CMP终点检测：采用光学终点检测（OES）或摩擦力终点检测，精确控制铜去除停止在阻挡层表面，避免过度抛光导致介质凹陷（Dishing）与侵蚀（Erosion）。
- 缺陷控制：CMP后铜表面腐蚀（Corrosion）与刮伤（Scratch）是主要良率杀手。建议使用苯并三氮唑（BTA）基缓蚀剂，并优化抛光垫修整频率。
工艺集成检查清单：在启动双大马士革工艺开发时，建议优先验证以下三项：① 通孔底部刻蚀残留的SEM断面检查；② 铜电镀填充的X射线显微成像（XRM）空洞检测；③ CMP后表面粗糙度与凹陷量的AFM测量。这三项数据可快速评估工艺窗口是否满足量产要求。