3、铜互连的优势与挑战：电迁移（EM）与应力迁移（SM）、铜的扩散问题与阻挡层需求、铜的干法刻蚀困难
在0.13微米技术节点之后，铜（Cu）凭借其优异的电学和热学性能，全面取代铝（Al）成为主流互连材料。然而，铜互连的引入并非简单的材料替换，它带来了全新的物理失效机制和工艺挑战。本节将深入分析铜互连的核心优势、两大可靠性杀手（EM与SM）、铜的扩散特性及阻挡层设计，以及为何铜无法沿用传统的铝干法刻蚀工艺。
3.1 铜互连的核心优势
与铝相比，铜在互连应用中具有以下不可替代的优势：
| 性能指标 | 铜 (Cu) | 铝 (Al) | 优势说明 |
|---|---|---|---|
| 电阻率 (μΩ·cm) | 1.68 | 2.65 | 电阻率降低约37%，有效减少RC延迟 |
| 热导率 (W/m·K) | 401 | 237 | 散热能力更强，有利于热管理 |
| 熔点 (°C) | 1085 | 660 | 更高的熔点意味着更好的抗电迁移能力 |
| 抗电迁移能力 | 高 | 低 | Cu的原子扩散激活能更高，EM寿命更长 |
| 应力迁移抗性 | 中等 | 较差 | Cu的屈服强度更高，抗应力迁移表现更好 |
关键指标： 铜的电阻率比铝低约37%，这意味着在相同线宽下，铜互连的RC延迟更小，或者可以在更细的线宽下保持相同的延迟性能。这是铜互连能够支撑先进制程持续微缩的根本原因。
3.2 电迁移（EM）与应力迁移（SM）
3.2.1 电迁移（Electromigration, EM）
电迁移是金属互连中最主要的失效机制。当高密度电流通过金属导线时，电子与金属原子之间发生动量交换，导致金属原子沿电子流方向发生定向迁移。原子在阳极堆积形成“小丘”（Hillock），在阴极耗尽形成“空洞”（Void），最终导致互连开路或短路。
EM失效的经典判据： 当互连中的电流密度超过约1×10⁶ A/cm²时，EM效应开始显著。在先进制程中，铜互连的电流密度设计上限通常为1~2×10⁶ A/cm²。
铜互连的EM失效路径与铝不同。铜的EM失效主要发生在以下界面：
- 铜/阻挡层界面： 这是铜互连中最薄弱的EM路径，原子沿该界面的扩散速率最快。
- 铜/介质层界面： 特别是铜与低k介电材料的界面，由于粘附性较差，容易成为EM的快速扩散通道。
- 晶界： 在铜晶粒边界处，原子扩散激活能较低，也是EM的潜在路径。
下图展示了铜互连中电迁移导致的空洞形成与原子堆积过程：
3.2.2 应力迁移（Stressmigration, SM）
应力迁移，又称应力诱导空洞（Stress-Induced Voiding, SIV），是由于互连结构中存在的热机械应力导致金属原子发生扩散并在应力集中区域形成空洞的失效机制。与EM不同，SM不需要电流驱动，即使在无偏置条件下也会发生。
铜互连中SM的主要特征：
- 驱动源： 互连材料（Cu、阻挡层、介质层）之间的热膨胀系数（CTE）失配，在温度变化时产生热应力。
- 失效位置： 通常发生在互连线的拐角、通孔底部、宽线/窄线过渡区等应力集中区域。
- 温度依赖性： SM在中等温度范围（150°C~250°C）最为显著，因为该温度区间原子扩散速率足够快，同时应力尚未完全释放。
- 时间特性： SM是长期可靠性问题，可能在芯片工作数千小时后才显现。
设计注意事项： 在双大马士革结构中，通孔底部的SM风险最高。设计规则中通常要求通孔下方保留足够的金属余量（Metal Overlap），以容忍SM导致的空洞扩展，避免通孔与下层金属完全断开。
下图对比了电迁移与应力迁移的失效机制：
3.3 铜的扩散问题与阻挡层需求
3.3.1 铜的扩散特性
铜在硅和二氧化硅中具有极高的扩散系数和溶解度。如果铜原子直接接触硅衬底或栅氧化层，会迅速扩散进入并形成深能级陷阱，导致器件性能退化甚至失效。具体表现为：
- 在硅中的扩散： 铜在硅中的扩散激活能仅为0.43 eV，在400°C下扩散系数高达10⁻⁵ cm²/s量级，远高于铝。
- 在SiO₂中的扩散： 铜在SiO₂中的扩散系数同样很高，且会与氧反应形成Cu₂O或CuO，破坏介电性能。
- 对器件的影响： 铜污染会导致PN结漏电流增大、栅氧化层击穿电压下降、少数载流子寿命降低。
关键数据： 铜在硅中的扩散激活能（0.43 eV）远低于铝在硅中的扩散激活能（约1.4 eV）。这意味着在相同的热处理条件下，铜的扩散深度比铝高出数个数量级。因此，铜互连必须配备有效的扩散阻挡层。
3.3.2 阻挡层材料与结构
为了阻止铜向周围介质和衬底扩散，需要在铜与介电层之间、铜与硅衬底之间插入扩散阻挡层。理想的阻挡层应满足以下要求：
- 高阻挡效率： 对铜原子的扩散阻挡能力要强，即使在高温（>400°C）下也能有效阻止扩散。
- 低电阻率： 阻挡层本身是导电的，但其电阻率应尽可能低，以减少对互连总电阻的贡献。
- 良好的粘附性： 与铜和介电层之间都要有良好的粘附力，防止界面分层。
- 工艺兼容性： 能够与PVD、CVD、ALD等沉积工艺兼容，且厚度可控。
目前主流的阻挡层材料体系如下表所示：
| 材料 | 沉积方式 | 电阻率 (μΩ·cm) | 厚度范围 (nm) | 主要特点 |
|---|---|---|---|---|
| Ta | PVD | 15~20 | 5~15 | 高熔点、良好的阻挡性能、与Cu粘附性好 |
| TaN | PVD / ALD | 200~400 | 3~10 | 阻挡性能优于Ta，但电阻率较高 |
| TiN | PVD / CVD | 50~100 | 5~15 | 成本较低，但阻挡性能略逊于Ta/TaN |
| Co | PVD / CVD | 6~8 | 2~5 | 低电阻率，可作为Cu的籽晶层，但阻挡性能需配合其他材料 |
| Ru | PVD / ALD | 7~10 | 2~5 | 可直接电镀Cu，无需籽晶层，但成本高 |
在实际工艺中，最常用的阻挡层结构是Ta/TaN双层：
- TaN层（底层）： 与介电层接触，提供优异的扩散阻挡性能和良好的粘附性。
- Ta层（上层）： 与铜接触，提供低电阻的导电通道和良好的铜润湿性，有利于后续电镀。
下图展示了铜互连中阻挡层的结构位置：
3.4 铜的干法刻蚀困难
在铝互连时代，干法刻蚀（反应离子刻蚀，RIE）是图形化的标准工艺。然而，铜的物理和化学特性使其几乎无法采用传统的干法刻蚀工艺，这是推动双大马士革工艺诞生的根本原因。
3.4.1 铜干法刻蚀的三大障碍
| 障碍 | 物理/化学原因 | 技术后果 |
|---|---|---|
| 1. 缺乏高挥发性卤化物 | 铜的卤化物（CuCl₂、CuBr₂等）在室温下的蒸气压极低，远低于铝的卤化物（AlCl₃、AlBr₃）。例如，CuCl₂在150°C时的蒸气压仅为10⁻⁴ Torr量级，而AlCl₃在100°C时已超过1 Torr。 | 刻蚀副产物无法有效挥发，残留在晶圆表面，导致刻蚀速率极低、侧壁粗糙、残留物污染。 |
| 2. 刻蚀温度要求过高 | 为了将铜卤化物的蒸气压提升到可接受的水平（>1 Torr），需要将晶圆温度加热到200°C以上，甚至300°C。这超出了光刻胶的耐温极限（通常<150°C）。 | 高温刻蚀导致光刻胶碳化、变形，无法维持图形精度。即使使用硬掩模，高温也会引入热应力问题。 |
| 3. 各向异性控制困难 | 高温条件下，化学反应速率加快，但离子轰击的方向性减弱，导致刻蚀的各向异性难以控制。侧向刻蚀严重，无法形成垂直的互连侧壁。 | 互连线宽失控，线间距不均匀，导致RC延迟增大和串扰问题。 |
工艺启示： 铜无法被有效干法刻蚀这一物理限制，直接催生了“双大马士革”（Dual Damascene）工艺。该工艺的核心思想是：先刻蚀介质层形成沟槽和通孔，然后填充铜，最后通过CMP去除多余的铜，从而完全规避了铜的干法刻蚀难题。
3.4.2 铜图形化的替代方案
既然铜无法干法刻蚀，业界开发了以下替代方案来实现铜的图形化：
- 双大马士革工艺（主流方案）：
- 在介电层中刻蚀出沟槽和通孔图形。
- 沉积阻挡层和铜籽晶层。
- 电镀填充铜（ECP, Electrochemical Plating）。
- CMP去除多余的铜和阻挡层，实现平坦化。
- 铜CMP（化学机械抛光）：
- 作为双大马士革工艺的关键步骤，CMP负责去除过量的铜，同时实现全局平坦化。
- CMP的速率选择比（铜 vs. 阻挡层 vs. 介电层）需要精确控制。
- 铜反向刻蚀（非主流）：
- 在特定场景下，使用离子束刻蚀（IBE）或高密度等离子体刻蚀，但速率极低且成本高昂，仅用于科研或特殊器件。
下图对比了铝互连（干法刻蚀）与铜互连（双大马士革+CMP）的工艺流程差异：
核心结论： 铜互连的优势（低电阻、高抗EM能力）使其成为先进制程的必然选择，但铜的扩散问题和干法刻蚀困难迫使工艺架构发生根本性变革。双大马士革工艺 + CMP + 扩散阻挡层，这三者的组合构成了现代铜互连工艺的基石。理解这些挑战，是掌握后续双大马士革流程细节的前提。