VIP20
本课程属于：007-半导体工艺整合 半导体工艺与制造设备 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

工艺节点演进挑战：7nm与5nm光刻技术整合要点

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
光刻技术概述
光刻在半导体制造中的核心地位 · 7nm与5nm节点的技术演进背景
光刻技术概述光刻
02
光源技术演进
从193nm ArF浸没式到EUV极… · 光源波长与分辨率的关系
光源技术演进nm
03
分辨率增强技术
光学邻近效应修正(OPC) · 相移掩模(PSM) · 离轴照明(OAI)在7nm/5nm中…
分辨率增强技术OPC
04
多重图形化技术
LELE · SADP · SAQP在7nm节点的应用
多重图形化技术LELE
05
EUV光源原理
激光产生等离子体(LPP)光源 · 锡滴靶材与CO2激光驱动机制
EUV光源原理
06
EUV掩模技术
反射式掩模结构 · 多层布拉格反射镜(Mo/Si) · 缺陷检测与修复挑战
EUV掩模技术
07
EUV光刻胶
化学放大胶(CAR)与金属氧化物光刻… · 分辨率-灵敏度-线宽粗糙度权衡
EUV光刻胶
08
7nm节点光刻流程
FinFET结构对光刻的要求 · 关键层(如M0 · M1)的图形化方案
nm7
09
5nm节点光刻流程
EUV单次曝光替代多重图形化 · 通孔层与金属层的整合挑战
nm5
10
套刻精度控制
对准标记设计 · 套刻误差预算 · 7nm与5nm的套刻精度要求对比
套刻精度控制对准标记设计
11
边缘放置误差(EPE)
EPE的定义与来源 · 对器件良率的影响 · 工艺窗口优化方法
EPE边缘放置误差
12
光刻工艺窗口
焦深(DOF)与曝光宽容度(EL)的… · 工艺窗口验证方法
光刻工艺窗口DOF
13
抗反射涂层
底部抗反射涂层(BARC)与顶部抗反…
抗反射涂层BARC
14
硬掩模技术
TiN · SiON · 非晶碳硬掩模在刻蚀选择比与图形保真度…
硬掩模技术TiN
15
刻蚀与光刻的协同
图形转移过程中的侧壁粗糙度控制 · 刻蚀负载效应补偿
刻蚀光刻的协同
16
缺陷检测与复检
EUV掩模缺陷检测(电子束与光学) · 空白掩模与图案化掩模的检测策略
缺陷检测复检
17
光刻模拟与OPC建模
基于物理的光刻模拟 · OPC模型校准 · 全芯片验证流程
OPC光刻模拟
18
工艺变化控制
关键尺寸(CD)均匀性 · 场内与场间变化 · 反馈控制回路
工艺变化控制CD
19
EUV光刻的真空环境
真空系统设计 · 污染物控制 · 碳沉积与清洗
EUV光刻的真空环境
20
EUV光刻的吞吐量挑战
光源功率提升 · 晶圆扫描速度 · 系统可用性优化
EUV光刻的吞吐量挑战
21
7nm与5nm的互连层光刻
后段制程(BEOL)中铜/低k介质的… · 通孔与沟槽的整合
nm7
22
EUV随机缺陷
随机光子噪声 · 光刻胶随机性 · 缺陷率模型与缓解技术
EUV随机缺陷
23
光刻胶显影工艺
正胶与负胶显影 · 显影液选择 · 显影后检查(ADI)标准
光刻胶显影工艺正胶
24
EUV掩模的反射率控制
Mo/Si多层膜优化 · 保护层设计 · 反射率均匀性要求
EUV掩模的反射率控制
25
光刻机台校准
投影光学系统像差测量与补偿 · 晶圆台对准精度提升
光刻机台校准投影光学系统像差…
26
工艺整合验证
短流程测试 · 关键层电性测试 · 良率学习循环
工艺整合验证短流程测试
27
7nm与5nm的设计规则
最小间距 · 最小面积 · 通孔规则
nm7
28
EUV光刻的成本分析
掩模成本 · 光刻机成本 · 运行成本
EUV光刻的成本分析
29
未来节点展望
3nm与2nm的光刻技术路线 · 高数值孔径(High-NA) EUV · 定向自组装(DSA)
未来节点展望nm
30
课程总结与挑战
7nm与5nm光刻技术整合的关键要点 · 行业趋势与持续创新方向
课程总结挑战