3. 迁移率增强机制：应力工程、晶向优化、沟道掺杂工程与能带工程

在HKMG（High-K Metal Gate）工艺中，载流子迁移率的提升是弥补栅介质厚度缩放受限、实现更高驱动电流的关键。迁移率增强技术主要围绕四个方向展开：应力工程、晶向优化、沟道掺杂工程以及能带工程。这些技术通过改变沟道材料的晶格结构、能带形态或散射机制，从而有效提升电子与空穴的有效迁移率。

3.1 应力工程：单轴应力与双轴应力

应力工程通过在沟道区域引入机械应力，改变硅的能带结构，从而降低载流子的有效质量或减少谷间散射。根据应力施加方向，可分为双轴应力与单轴应力。

• 双轴应力（Biaxial Stress）：通常通过外延生长SiGe或Si:C缓冲层实现，在沟道平面内产生各向同性的拉伸或压缩应力。双轴应力能显著提升迁移率，但工艺集成复杂，且随技术节点缩小，应力保持率下降。
• 单轴应力（Uniaxial Stress）：通过源漏区嵌入式SiGe（e-SiGe，压应力，提升PMOS空穴迁移率）或应力衬垫（Contact Etch Stop Layer, CESL，拉伸应力，提升NMOS电子迁移率）实现。单轴应力在先进节点（如28nm及以下）中占据主导地位，因其应力传递效率高、工艺兼容性好。

3.2 晶向优化：衬底取向与沟道方向

载流子的有效质量与晶向密切相关。通过选择特定的衬底晶面与沟道方向，可以显著降低电子或空穴的导带/价带有效质量。

3.3 沟道掺杂工程：晕环掺杂与口袋注入

沟道掺杂工程通过优化沟道区的掺杂分布，在抑制短沟道效应的同时，尽量减少对迁移率的退化。核心在于平衡阈值电压（Vt）控制与库仑散射之间的矛盾。

• 晕环掺杂（Halo/Pocket Implant）：在源漏延伸区下方进行高浓度、大角度的离子注入，形成局部的掺杂峰，有效抑制穿通效应（Punch-through）。但高浓度掺杂会增加沟道边缘的库仑散射，降低迁移率。
• 沟道轻掺杂（Lightly Doped Channel）：在沟道中心区域保持较低的掺杂浓度，以减少杂质离子散射，提升迁移率。HKMG工艺中，由于金属栅极的功函数可调，沟道掺杂浓度可以进一步降低，从而获得更高的迁移率。
• 倒掺杂分布（Retrograde Doping）：在沟道表面附近保持低掺杂，而在沟道底部（远离栅介质界面）形成高掺杂峰，兼顾迁移率与短沟道效应控制。

3.4 能带工程：SiGe沟道与应变Si

能带工程通过改变沟道材料的禁带宽度或能带对齐方式，实现对载流子输运特性的调控。在HKMG工艺中，常见的能带工程技术包括SiGe沟道与应变Si。

• SiGe沟道（SiGe Channel）：主要用于PMOS。SiGe的禁带宽度比Si窄，且价带偏移（Valence Band Offset）使得空穴被限制在SiGe层中，减少了界面散射。同时，SiGe中的合金散射与应变效应共同作用，可提升空穴迁移率2~4倍。
• 应变Si（Strained Si）：在弛豫的SiGe虚拟衬底上外延生长薄层Si，由于晶格失配，Si层受到双轴拉伸应力，导致导带简并解除，电子有效质量降低，电子迁移率可提升约1.5~2倍。
• 量子阱沟道（Quantum Well Channel）：利用SiGe/Si异质结形成量子阱，将载流子限制在远离高k界面的沟道内部，从而减少高k介质引起的远程声子散射与库仑散射。

3.5 迁移率增强技术的协同与权衡

在实际HKMG工艺中，上述四种迁移率增强技术并非独立使用，而是需要协同优化。例如，单轴应力与晶向优化结合可以进一步提升PMOS性能；沟道轻掺杂与SiGe量子阱结合可以同时降低库仑散射与界面散射。

然而，这些技术之间存在权衡：

• 应力 vs. 掺杂：高浓度掺杂会弛豫应力，降低应力增强效果。
• 晶向 vs. 工艺兼容性：非(100)晶面可能引入更高的界面态密度，影响HKMG的可靠性。
• 能带工程 vs. 热预算：SiGe沟道中的Ge扩散会改变能带结构，需要严格控制退火工艺。