3. MOSFET器件几何建模：定义衬底、源漏区、栅氧化层、多晶硅栅的尺寸与掺杂

在TCAD仿真中，精确的几何建模是获得可靠电学特性的基础。本章将系统定义MOSFET器件的各区域尺寸、掺杂浓度与分布，为后续陷阱引入与阈值电压分析建立物理模型。

3.1 器件结构总览与分层定义

一个典型的平面MOSFET由以下核心区域构成：P型衬底（Substrate）、源/漏区（Source/Drain）、栅氧化层（Gate Oxide）以及多晶硅栅（Polysilicon Gate）。各区域的几何尺寸与掺杂参数直接决定了器件的阈值电压、驱动电流与短沟道效应。

建模原则：所有尺寸定义均以沟道长度方向为X轴，垂直方向为Y轴。源端位于左侧，漏端位于右侧，栅极居中。本课程采用0.18μm工艺节点作为基准。
MOSFET器件分层结构示意图（0.18μm工艺） P型衬底 (Substrate) 掺杂浓度: 1×10¹⁵ cm⁻³ | 厚度: 5 μm 源区 (Source) N⁺ 掺杂 1×10²⁰ cm⁻³ 漏区 (Drain) N⁺ 掺杂 1×10²⁰ cm⁻³ 沟道区域 (Channel) 长度 L = 0.18 μm 栅氧化层 (SiO₂) Tox = 4 nm 多晶硅栅 (Polysilicon Gate) N⁺ 掺杂 | 1×10²⁰ cm⁻³ Spacer Spacer 沟道长度 L = 0.18 μm 说明：沟道长度 L 定义为源/漏扩散区之间的横向距离；栅氧化层厚度 Tox 为栅极与沟道之间的绝缘层厚度。

3.2 各区域详细参数定义

下表汇总了本课程TCAD仿真所使用的核心几何与掺杂参数。所有参数均基于0.18μm逻辑工艺节点，并经过校准以匹配典型I-V特性。

区域名称 材料 尺寸 (X × Y) 掺杂类型 掺杂浓度 (cm⁻³) 备注
P型衬底 硅 (Si) 2.0 μm × 5.0 μm P型 (Boron) 1 × 10¹⁵ 均匀掺杂，轻掺杂
源区 (N⁺) 硅 (Si) 0.3 μm × 0.15 μm N型 (Arsenic) 1 × 10²⁰ 高斯分布，结深 0.12 μm
漏区 (N⁺) 硅 (Si) 0.3 μm × 0.15 μm N型 (Arsenic) 1 × 10²⁰ 与源区对称
沟道区域 硅 (Si) 0.18 μm × 0.15 μm P型 (Boron) 1 × 10¹⁵ 衬底表面区域，阈值调整注入
栅氧化层 二氧化硅 (SiO₂) 0.18 μm × 4 nm — — 等效氧化层厚度 EOT
多晶硅栅 多晶硅 (Poly-Si) 0.18 μm × 0.15 μm N型 (Phosphorus) 1 × 10²⁰ 重掺杂，功函数 4.17 eV
关键提示：栅氧化层厚度 Tox = 4 nm 是0.18μm工艺节点的典型值。在后续章节中，我们将在氧化层中引入不同浓度的陷阱电荷，观察其对阈值电压的漂移影响。沟道长度 L = 0.18 μm 已接近短沟道效应显著区域，建模时需考虑横向扩散与漏致势垒降低（DIBL）。

3.3 掺杂分布建模

源/漏区的掺杂分布采用高斯扩散模型，以模拟离子注入后的退火扩散效应。衬底与沟道区域采用均匀掺杂，但沟道表面可叠加阈值调整注入（Vth implant）。

3.3.1 源/漏区高斯掺杂公式

N(x, y) = N_peak * exp( - ( (x - x_c)² / (2 * σ_x²) + (y - y_c)² / (2 * σ_y²) ) )

其中：
  N_peak = 1 × 10²⁰ cm⁻³   (峰值浓度)
  σ_x    = 0.05 μm          (横向扩散标准差)
  σ_y    = 0.04 μm          (纵向扩散标准差)
  x_c, y_c = 注入窗口中心坐标

3.3.2 沟道阈值调整注入

为了将增强型NMOS的阈值电压调整至约0.5V，通常在沟道表面进行一次额外的P型注入（Boron），剂量约为 1 × 10¹² cm⁻²，能量 30 keV。该注入在TCAD中通过Implant语句实现。

沿沟道方向（X轴）的掺杂浓度分布 X 位置 (μm) 浓度 (log cm⁻³) 0 0.3 0.48 0.66 0.96 源区 N⁺ 漏区 N⁺ 沟道区域 (P型 1×10¹⁵ cm⁻³) L = 0.18 μm 说明：源/漏区呈现高斯分布，峰值浓度位于接触窗口中心；沟道区域保持均匀轻掺杂，确保阈值电压可控。

3.4 网格划分策略

TCAD仿真的精度与网格密度密切相关。在关键区域（如栅氧化层/沟道界面、源/漏结附近）需要加密网格，以准确捕捉载流子浓度梯度与电场分布。

  • 栅氧化层内：至少划分3~5层网格节点，厚度方向步长 ≤ 1 nm。
  • 沟道表面：垂直方向步长 ≤ 2 nm，延伸至沟道深度 0.1 μm。
  • 源/漏结附近：横向步长 ≤ 5 nm，以解析高浓度梯度。
  • 衬底深处：可采用渐变网格，步长从 0.02 μm 逐渐增大至 0.5 μm。
注意：网格过粗会导致阈值电压仿真误差超过 50 mV，尤其在考虑栅氧化层陷阱时，界面处的网格密度直接影响陷阱电荷对沟道电势的耦合精度。建议在栅氧化层/沟道界面处设置局部网格加密区域（refine box）。

3.5 几何建模的TCAD代码实现

以下为Sentaurus TCAD中定义上述器件结构的核心代码片段。该代码使用SDE（Sentaurus Structure Editor）语法，可直接用于生成器件结构。

; ============================================
; MOSFET 几何建模 - SDE 代码
; 工艺节点: 0.18 μm
; ============================================

; 定义衬底区域
(sdegeo:create-rectangle (position 0 0 0) (position 2.0 5.0 0) "Silicon" "substrate")

; 定义栅氧化层区域
(sdegeo:create-rectangle (position 0.91 2.0 0) (position 1.09 2.004 0) "SiO2" "gate_oxide")

; 定义多晶硅栅区域
(sdegeo:create-rectangle (position 0.91 1.85 0) (position 1.09 2.0 0) "PolySilicon" "gate")

; 定义源区 (左侧)
(sdegeo:create-rectangle (position 0.0 2.0 0) (position 0.3 2.15 0) "Silicon" "source")

; 定义漏区 (右侧)
(sdegeo:create-rectangle (position 1.7 2.0 0) (position 2.0 2.15 0) "Silicon" "drain")

; 掺杂定义
; 衬底: P型 1e15 cm-3
(sdedr:define-constant-profile "substrate_doping" "BoronActiveConcentration" 1e15)
(sdedr:define-constant-profile-region "substrate_doping_place" "substrate_doping" "substrate")

; 源/漏区: N+ 高斯掺杂
(sdedr:define-gaussian-profile "sd_doping" "ArsenicActiveConcentration"
  "PeakPos" 0.0 "PeakVal" 1e20 "StdDev" 0.05 "Gauss" "RANGE" 0.15)
(sdedr:define-analytical-profile-placement "sd_doping_place" "sd_doping" "source" "x" 0.0)
(sdedr:define-analytical-profile-placement "sd_doping_place2" "sd_doping" "drain" "x" 2.0)

; 多晶硅栅: N+ 重掺杂
(sdedr:define-constant-profile "gate_doping" "PhosphorusActiveConcentration" 1e20)
(sdedr:define-constant-profile-region "gate_doping_place" "gate_doping" "gate")

; 网格定义 - 全局粗网格
(sdedr:define-refinement-size "global_mesh" 0.1 0.05 0.01 0.005)
(sdedr:define-refinement-placement "global_mesh_place" "global_mesh" (list "substrate"))

; 网格加密 - 沟道与栅氧化层界面
(sdedr:define-refinement-size "channel_mesh" 0.005 0.002 0.001 0.0005)
(sdedr:define-refinement-placement "channel_mesh_place" "channel_mesh"
  (list (position 0.9 1.9 0) (position 1.1 2.1 0)))

3.6 几何参数对阈值电压的敏感性分析

在正式引入陷阱之前，理解几何参数对阈值电压的固有影响至关重要。下表总结了关键参数变化对Vth的典型影响趋势。

参数 变化方向 对Vth的影响 物理机制
栅氧化层厚度 Tox ↑ 增加 ↑ Vth 增大 栅控能力减弱，需要更高栅压形成反型层
沟道长度 L ↓ 减小 ↓ Vth 减小 (短沟道效应) 源漏耗尽区共享沟道电荷，阈值降低
衬底掺杂 Nsub ↑ 增加 ↑ Vth 增大 耗尽层宽度减小，需要更大栅压形成反型
源/漏结深 Xj ↑ 增加 ↓ Vth 略微减小 横向扩散增加，有效沟道长度缩短
仿真建议：在后续章节中，我们将固定上述几何参数，仅改变栅氧化层中的陷阱浓度与类型。这样做可以隔离陷阱效应，准确量化陷阱电荷对阈值电压的漂移量。建议读者在完成本章建模后，先运行一次无陷阱的基准仿真，记录Vth0作为参考值。

3.7 本章小结

← 上一章 📖 返回目录 下一章 →