3. SiC MOSFET器件结构与工作原理
SiC MOSFET是当前高压、高频、高温功率电子系统的核心开关器件。与硅基MOSFET相比，SiC MOSFET在击穿电场强度、热导率和电子饱和漂移速度上具有显著优势。本章从器件物理层面剖析垂直型VDMOSFET与平面型DMOSFET的结构差异、沟道导电机制以及阈值电压的物理定义，为后续SPICE建模中的参数提取奠定基础。
3.1 垂直型VDMOSFET与平面型DMOSFET结构对比
功率SiC MOSFET主要采用两种拓扑结构：垂直型VDMOSFET（Vertical Double-diffused MOSFET）和平面型DMOSFET（Double-diffused MOSFET）。两者的核心区别在于电流路径方向、栅极布局以及JFET区（Junction Field-Effect Transistor region）的存在与否。
3.1.1 结构特征对比表
| 对比项 | 垂直型VDMOSFET | 平面型DMOSFET |
|---|---|---|
| 电流路径 | 源极 → 沟道 → JFET区 → 漂移区 → 漏极（垂直） | 源极 → 沟道 → 漂移区 → 漏极（表面+垂直） |
| 栅极位置 | 位于P-body上方，覆盖JFET区 | 位于P-body上方，不覆盖JFET区 |
| JFET区 | 存在，由两个P-body之间的N-drift区构成 | 不存在或极小 |
| 沟道方向 | 垂直（沿P-body侧壁） | 水平（沿P-body表面） |
| 耐压能力 | 高（漂移区厚度决定） | 中等（受JFET区电场集中限制） |
| 导通电阻RDS(on) | 较低（JFET区优化后） | 较高（JFET区电阻大） |
| 栅极-漏极电容Cgd | 较大（栅极与漂移区重叠面积大） | 较小（栅极与漂移区重叠少） |
| 典型应用 | 高压功率模块（1200V-3300V） | 中低压功率IC（600V-1200V） |
3.1.2 垂直型VDMOSFET结构示意图
下图展示了垂直型VDMOSFET的典型截面结构。源极位于顶部，漏极位于底部，电流垂直穿过N+源区、P-body沟道、JFET区、N-drift漂移区到达N+漏极。栅极多晶硅覆盖在P-body和JFET区上方，通过栅氧化层与半导体隔离。
3.1.3 平面型DMOSFET结构示意图
平面型DMOSFET的栅极仅覆盖P-body区域，不延伸到JFET区上方。电流从源极横向流过沟道后，在P-body边缘转向垂直方向进入漂移区。这种结构减少了栅极-漏极重叠面积，从而降低了米勒电容Cgd，但JFET区电阻较高。
3.2 沟道导电机制
SiC MOSFET的沟道导电机制基于场效应原理：当栅极电压VGS超过阈值电压Vth时，栅氧化层下方的P-body表面发生反型，形成N型导电沟道，连接源极N+区和漂移区。SiC材料的高临界击穿电场使得栅氧化层承受更高电场，但同时也带来沟道迁移率较低的问题。
3.2.1 沟道形成过程
- 积累区（VGS < Vth）： 栅极电压不足以使P-body表面反型，沟道未形成，器件处于关断状态。
- 弱反型区（VGS ≈ Vth）： 表面开始出现少量电子，沟道电流呈指数增长，对应亚阈值区。
- 强反型区（VGS > Vth）： 表面电子浓度超过空穴浓度，形成完整N型沟道，电流与(VGS - Vth)呈线性或平方关系。
3.2.2 SiC沟道迁移率特性
SiC MOSFET的沟道迁移率（μch）远低于硅器件，主要受以下因素影响：
- 界面态密度（Dit）： SiC/SiO2界面存在高密度界面态，俘获载流子并散射沟道电子，导致迁移率下降。
- 表面粗糙度散射： SiC衬底表面粗糙度较大，尤其在C面（碳面）上更为显著。
- 库仑散射： 界面固定电荷和掺杂离子对沟道电子产生库仑散射。
- 晶面取向： 4H-SiC的(0001)面（Si面）迁移率通常高于(000-1)面（C面）。
3.2.3 沟道电流方程（线性区与饱和区）
在SPICE建模中，沟道电流IDS的基本表达式为：
线性区 (VDS < VGS - Vth):
IDS = μch · Cox · (W/L) · [(VGS - Vth) · VDS - 0.5 · VDS²]
饱和区 (VDS ≥ VGS - Vth):
IDS = 0.5 · μch · Cox · (W/L) · (VGS - Vth)² · (1 + λ · VDS)其中：
- Cox = εox / tox 为单位面积栅氧化层电容
- W/L 为沟道宽长比
- λ 为沟道长度调制系数
- μch 为有效沟道迁移率
3.3 阈值电压定义
阈值电压Vth是MOSFET从关断到导通的关键转折点。在SiC MOSFET中，Vth的定义和提取方法直接影响SPICE模型的准确性。
3.3.1 物理定义
阈值电压的物理表达式为：
Vth = VFB + 2·φF + (√(4·εs·q·NA·φF)) / Cox其中：
- VFB = φms - Qox/Cox 为平带电压
- φF = (kT/q) · ln(NA/ni) 为体费米势
- NA 为P-body掺杂浓度
- εs 为SiC介电常数（约为硅的1.1倍）
- Qox 为栅氧化层固定电荷和界面态电荷总和
3.3.2 阈值电压提取方法
| 提取方法 | 操作步骤 | 适用条件 | 精度 |
|---|---|---|---|
| 线性外推法 | 在VDS = 0.1V下测量IDS-VGS曲线，取最大跨导点切线外推至IDS = 0 | 线性区，低VDS | 中等 |
| 恒定电流法 | 定义Vth为IDS = I0 × (W/L) 时的VGS，I0通常取10-7 ~ 10-6A | 亚阈值区 | 较低 |
| 二阶导数法 | 计算d²IDS/dVGS²的峰值点对应的VGS | 线性区到饱和区过渡 | 高 |
| 跨导法 | 取gm = dIDS/dVGS最大值对应的VGS | 线性区 | 高 |
3.3.3 阈值电压温度特性
SiC MOSFET的Vth随温度升高而降低（负温度系数），主要原因是：
- 费米势φF随温度升高而减小
- 本征载流子浓度ni随温度指数增加
- 界面态电荷Qox的温度依赖性
典型SiC MOSFET的Vth温度系数约为 -2 ~ -6 mV/°C，比硅器件（-1 ~ -2 mV/°C）更显著。在SPICE建模中，通常使用线性近似：
Vth(T) = Vth(T0) + TCVth · (T - T0)其中TCVth为阈值电压温度系数，需通过实验数据提取。
3.4 结构-参数-模型关联总结
下表总结了VDMOSFET与DMOSFET的结构差异对SPICE模型参数的影响：
| SPICE模型参数 | VDMOSFET | DMOSFET | 物理关联 |
|---|---|---|---|
| Vth (阈值电压) | 较高（P-body掺杂浓度高） | 中等 | P-body掺杂、氧化层电荷 |
| Kp (跨导系数) | 较大（沟道宽长比大） | 较小 | μch、W/L、Cox |
| Rd (漏极串联电阻) | 较小（JFET区优化） | 较大 | JFET区电阻、漂移区电阻 |
| Cgd (栅漏电容) | 较大（栅极-漂移区重叠） | 较小 | 栅极与漂移区重叠面积 |
| Cgs (栅源电容) | 中等 | 中等 | 栅极与源区重叠面积 |
| λ (沟道长度调制) | 较小（垂直沟道） | 较大 | 沟道长度、漏极电场穿透 |
3.5 本章小结
- 垂直型VDMOSFET具有JFET区，电流垂直流动，耐压高、导通电阻低，适用于高压功率模块。
- 平面型DMOSFET无JFET区，栅极-漏极电容小，开关速度快，但导通电阻较高。
- SiC MOSFET沟道导电机制受界面态密度和迁移率退化效应显著影响，SPICE模型中需引入迁移率退化系数θ。
- 阈值电压Vth的物理定义包含平带电压、费米势和氧化层电荷项，SiC器件的Vth温度系数为负且幅度较大。
- 结构差异直接映射到SPICE模型参数，VDMOSFET需额外建模JFET区效应，DMOSFET需重点处理沟道迁移率。