2. 半导体器件模型概述:PN结二极管模型、BJT模型、MOSFET模型(Level 1/3/BSIM)的基本方程

半导体器件模型是SPICE仿真的数学核心。本章从最基本的PN结二极管出发,逐步深入到双极型晶体管(BJT)和金属-氧化物-半导体场效应晶体管(MOSFET)的经典模型。理解这些模型的基本方程,是后续调试收敛性问题的前提——因为大多数收敛失败,根源在于模型方程在特定偏置点出现数值奇异或导数不连续。

2.1 PN结二极管模型

PN结二极管是所有半导体器件模型的基础。SPICE中默认的二极管模型基于Shockley方程,并加入了串联电阻、结电容和击穿效应。

2.1.1 直流(DC)特性方程

理想二极管电流方程为:

I_D = IS * (exp(V_D / (N * V_T)) - 1)

其中:

  • IS:饱和电流(模型参数)
  • N:发射系数(理想因子,通常1~2)
  • V_T:热电压(= kT/q,300K时约25.85 mV)
  • V_D:二极管两端电压

实际工程中,还需考虑串联电阻RS和击穿电压BV:

I_D = IS * (exp((V_D - I_D * RS) / (N * V_T)) - 1)   ; 正向区


I_D = -IS - IBV * exp(-(V_D + BV) / (N * V_T))        ; 击穿区
收敛性要点: 当V_D很大时,exp项极易导致数值溢出。SPICE内部通过限制结电压(默认约0.8~1.2V)或使用分段线性逼近来避免浮点溢出。若自定义模型参数不当,常在此处引发“Time step too small”错误。

2.1.2 电容特性方程

二极管结电容由耗尽层电容(CJ)和扩散电容(CD)组成:

C_J = CJ0 / (1 - V_D / VJ)^M    ; 耗尽层电容(V_D < FC * VJ)


C_D = TT * G_D                   ; 扩散电容(正向偏置时主导)

其中CJ0为零偏结电容,VJ为内建电势,M为梯度因子,TT为渡越时间,G_D为电导。

工程提示: 在瞬态仿真中,电容的突变(尤其在V_D接近VJ时)会导致雅可比矩阵条件数恶化。建议将FC参数(默认0.5)适当调低至0.3~0.4,以平滑过渡区。
PN结二极管 I-V 特性与模型分区 击穿区 截止区 正向导通区 大注入区 V_D (V) I_D (A) 0 I_D ≈ IS·exp(V_D / N·V_T) RS 分压 → 斜率变缓 I_D ≈ -IS V_BR V_th V_on 不同偏置区使用不同方程:击穿 / 截止 / 正向导通 / 大注入 方程切换处的导数连续性是收敛关键 —— 跳变会使牛顿迭代振荡

2.2 BJT模型:Gummel-Poon与Ebers-Moll

SPICE中BJT模型主要分为Ebers-Moll(EM)和Gummel-Poon(GP)两种。现代工艺普遍使用Gummel-Poon模型,因为它更精确地描述了基区宽度调制、Early效应和高注入效应。

2.2.1 Ebers-Moll模型(基础)

Ebers-Moll模型将BJT视为两个背靠背的PN结,其传输方程:

I_C = IS * (exp(V_BE / V_T) - exp(V_BC / V_T)) - IS/BR * (exp(V_BC / V_T) - 1)


I_B = IS/BF * (exp(V_BE / V_T) - 1) + IS/BR * (exp(V_BC / V_T) - 1)

其中BF为正向电流增益,BR为反向电流增益。

2.2.2 Gummel-Poon模型(工程标准)

Gummel-Poon模型在EM基础上引入了更多物理效应:

效应方程/参数收敛影响
Early效应V_AF(正向Early电压)输出电导连续,利于收敛
高注入效应IKF(正向膝点电流)β随I_C下降,导数变化需平滑
基区宽度调制V_AR(反向Early电压)饱和区模型需谨慎处理
寄生电容CJE、CJC、CJS瞬态仿真中电容突变易发散
I_C = IS * (exp(V_BE / (NF * V_T)) - exp(V_BC / (NR * V_T)))


       / (1 + V_BC / V_AF + V_BE / V_AR)


       * (1 / (1 + (I_C / IKF)^2))^0.5   ; 高注入修正
收敛陷阱: Gummel-Poon模型中的高注入修正项包含平方根和除法运算。当I_C接近IKF时,分母趋近于零,导数可能产生尖峰。建议在模型参数提取时,确保IKF至少比最大工作电流高3~5倍。
BJT Gummel-Poon 模型等效电路结构 本征晶体管核心 基极 B RB B′ B′–C′ 本征结 CJC C′ RC 集电极 C B′–E′ 本征结 CJE E′ RE 发射极 E ICT 受控传输电流源 C′→E′ 衬底 S CJS 本征结 B′–E′、B′–C′ 与受控传输电流源 I_CT 构成核心拓扑,节点电气连通完整 瞬态仿真中,非线性结电容 C_JE / C_JC / C_JS 的充放电方程是收敛性主要挑战

2.3 MOSFET模型:Level 1 / Level 3 / BSIM

MOSFET模型经历了从简单到复杂的演进。SPICE中常见的三个层级代表了不同的精度与计算复杂度权衡。

2.3.1 Level 1 模型(Shichman-Hodges)

Level 1是最简单的MOSFET模型,基于理想平方律:

I_DS = KP * W/L * [(V_GS - V_TH) * V_DS - V_DS^2 / 2]   ; 线性区 (V_DS < V_GS - V_TH)


I_DS = KP * W/L * (V_GS - V_TH)^2 / 2 * (1 + LAMBDA * V_DS) ; 饱和区

其中KP为跨导参数,LAMBDA为沟道长度调制系数。

收敛特性: Level 1模型在V_DS = V_GS - V_TH处(线性区与饱和区边界)存在二阶导数不连续。SPICE早期版本在此处经常出现收敛振荡,现代求解器通过平滑函数(如引入过渡宽度参数)缓解此问题。

2.3.2 Level 3 模型(半经验模型)

Level 3在Level 1基础上加入了短沟道效应:

  • 阈值电压修正: 考虑体效应(GAMMA)、短沟道效应(DELTA)、窄沟道效应
  • 迁移率退化: U0、UCRIT、UEXP等参数描述垂直电场导致的迁移率下降
  • 速度饱和: 通过VSAT参数限制载流子漂移速度
  • 亚阈值区: 引入NFS(快表面态密度)描述亚阈值摆幅
V_TH = V_T0 + GAMMA * (sqrt(2*PHI - V_BS) - sqrt(2*PHI))


       - DELTA * V_DS                              ; 短沟道修正


I_DS = KP * W/L * (V_GS - V_TH - (1+FB)*V_DS/2) * V_DS / (1 + THETA * (V_GS - V_TH))

2.3.3 BSIM模型(工业标准)

BSIM(Berkeley Short-channel IGFET Model)系列是当前工业界最广泛使用的MOSFET模型。BSIM3/4的核心特点:

特性BSIM3v3BSIM4收敛关注点
沟道长度调制CLM、DROUTCLM、DROUT、PSUB导数连续性
量子效应无QE、QMFACTOR薄栅氧下数值稳定
栅极漏电流无IGC、IGS、IGD指数项易溢出
源/漏电阻RDSWRDSW、RGEOMOD自热效应耦合
噪声模型简单完整(1/f、热噪声)瞬态噪声收敛

BSIM模型的核心I-V方程形式复杂,但可概括为:

I_DS = I_DS0(V_GS, V_DS, V_BS) * (1 + V_DS / V_A)   ; V_A为Early电压


       / (1 + R_DS * I_DS0 / V_DSEFF)                 ; 源漏电阻修正

其中I_DS0通过查表或分段函数计算,内部包含超过50个参数。

收敛性挑战: BSIM模型的高度非线性体现在:① 亚阈值区指数项与强反型区平方律之间的过渡;② 速度饱和导致的跨导峰值;③ 自热效应(SOI器件)的热反馈回路。调试时建议先关闭高阶效应(如量子效应、栅极漏电),确认基础模型收敛后再逐步开启。
MOSFET模型层级:精度 vs 计算速度 模型复杂度 / 参数数量 精度 / 物理效应覆盖 L1 ~10参数 L3 ~40参数 B3 ~80参数 B4 ~150+参数 收敛难度随模型复杂度增加而上升:BSIM4的收敛调试时间通常是Level 1的5~10倍

2.4 模型收敛性通用原则

无论哪种器件模型,以下原则对收敛性调试至关重要:

  1. 导数连续性: 模型方程及其一阶导数必须在整个工作区间连续。任何分段函数在边界处的导数跳变都会导致牛顿迭代振荡。
  2. 数值范围控制: 指数项、除法项、平方根项应避免极端值。SPICE内部通常对结电压进行钳位(如限制V_D < 10V_T),防止浮点溢出。
  3. 参数合理性: 模型参数必须物理合理。例如,BJT的BF不应超过10000,MOSFET的KP不应超出工艺典型值3个数量级。
  4. 初始条件: 瞬态仿真中,初始工作点(.IC或.OP)应尽量接近真实值,避免模型在非物理区域启动。
调试建议: 当遇到收敛失败时,首先将模型降级(如BSIM4 → Level 3 → Level 1)确认电路拓扑是否正确,再逐步恢复模型复杂度。这是收敛性调试中最有效的“分而治之”策略。