时序分析基础：建立时间与保持时间
各位同学，咱们今天聊聊时序分析最核心的两个概念——建立时间和保持时间。我刚开始学数字IC设计那会儿，总觉得这两个东西就是背背定义就完事了。直到有一次，我负责的一个项目在流片回来后，芯片在高温低压下频繁出错，排查了整整两周才发现是保持时间违例。嗯，从那以后，我再也不敢小看这两个概念了。
建立时间（Setup Time）
说白了，建立时间就是数据在时钟有效沿到来之前，必须提前稳定下来的最短时间。为什么要有这个要求？因为寄存器内部的采样电路需要时间把数据“读进去”。
核心公式：
Tsetup_slack = Tclk - Tdata_path - Tsetup ≥ 0
其中 Tclk 是时钟周期，Tdata_path 是数据路径延迟，Tsetup 是寄存器要求的建立时间。
我在项目中遇到过这样一个案例：一个高速接口模块，时钟频率定在500MHz。综合后时序报告显示建立时间违例了0.2ns。当时我以为是代码写得太复杂，后来发现是时钟树综合时把时钟偏斜设得太大了。调整之后，问题就解决了。
保持时间（Hold Time）
保持时间正好反过来——它要求数据在时钟有效沿之后，还要稳定保持一段时间。你想想看，如果数据在时钟沿刚过就变了，寄存器采到的值可能是不确定的。
避坑指南：
我曾经在一个低功耗项目中，为了省电把数据路径上的缓冲器都删掉了。结果保持时间违例一大堆。保持时间违例不像建立时间，它不能靠降频来解决。一旦出现，只能改电路。
建立时间 vs 保持时间
| 对比项 | 建立时间 | 保持时间 |
|---|---|---|
| 检查时机 | 时钟沿到来之前 | 时钟沿到来之后 |
| 违例后果 | 芯片跑不到目标频率 | 芯片功能可能出错 |
| 修复方法 | 降频、优化路径、加流水线 | 加缓冲器、调整时钟偏斜 |
| 与频率关系 | 频率越高越容易违例 | 与频率无关 |
时序路径分类
时序分析不是漫无目的地检查所有路径。实际上，我们把路径分成四类，每一类都有不同的约束方法。
1. 输入到寄存器（Input to Register）
这类路径从芯片的输入端口开始，到第一个寄存器的数据端结束。我个人的习惯是，在约束文件里用 set_input_delay 来约束它。
2. 寄存器到寄存器（Register to Register）
这是最核心的路径，也是我们花时间最多的路径。说白了，就是两个寄存器之间的组合逻辑路径。大部分时序优化工作都集中在这里。
3. 寄存器到输出（Register to Output）
从最后一个寄存器到芯片的输出端口。用 set_output_delay 来约束。
4. 输入到输出（Input to Output）
纯组合逻辑路径，从输入端口直接到输出端口。这种路径在设计中尽量少用，因为它很难约束，也容易出问题。
个人经验：
我在做第一个项目时，把所有路径都当成寄存器到寄存器来处理，结果输入输出路径全都没约束。后来在时序分析时发现一堆违例，才意识到路径分类的重要性。
时钟周期与频率
时钟周期和频率是时序分析的起点。你想想看，所有时序计算都离不开时钟周期这个基准。
关系很简单：
- 频率 f = 1 / T
- 周期 T = 1 / f
举个例子：100MHz 的时钟，周期是 10ns。如果数据路径延迟是 8ns，寄存器建立时间是 0.5ns，那建立时间余量就是 10 - 8 - 0.5 = 1.5ns。这个余量越大，芯片越稳定。
实际项目中的经验值：
- 建立时间余量建议留 10%~20% 的裕量
- 保持时间余量建议留 0.1ns~0.3ns
- 时钟偏斜控制在周期的 5% 以内
知识体系总览
下面这张图把本章的核心知识点串起来了。我建议你把它保存下来，做项目时对照着看。
时序路径的约束方法
不同类型的路径，约束方法也不一样。我整理了一个表格，方便你查阅。
| 路径类型 | 约束命令 | 关键参数 |
|---|---|---|
| 输入到寄存器 | set_input_delay |
最大延迟、最小延迟、时钟 |
| 寄存器到寄存器 | create_clock |
时钟周期、占空比 |
| 寄存器到输出 | set_output_delay |
最大延迟、最小延迟、时钟 |
| 输入到输出 | set_max_delay |
最大延迟值 |
一个小技巧：
我习惯在项目初期就把所有输入输出延迟先设一个保守值（比如周期的60%），等综合完成后根据实际时序报告再微调。这样能避免后期大量返工。
时钟偏斜的影响
时钟偏斜（Clock Skew）是指同一个时钟信号到达不同寄存器的时间差。你想想看，如果时钟到达两个寄存器的时间不一样，那建立时间和保持时间的计算就要重新考虑了。
时钟偏斜对时序的影响：
- 对建立时间：偏斜会消耗时序余量，让建立时间更难满足
- 对保持时间：偏斜反而有帮助，但前提是你能控制好它
注意：
我曾经在一个项目中，为了优化建立时间，故意让时钟偏斜变大。结果保持时间违例了。所以，时钟偏斜是把双刃剑，不要轻易用它来“救火”。
好了，这一章的内容就到这里。建立时间、保持时间、时序路径分类、时钟周期与频率，这四个概念是后续所有约束的基础。你把这些搞清楚了，后面的内容学起来就会轻松很多。