VIP10

本课程属于：017-Code　V序列优化深入 光学光电与激光工程 · 共 10 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

数字电路时序约束设计与实现

📚 共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

约束条件概述

什么是约束条件、约束在数字IC设计中的重要性、约束文件的类型（SDC、XDC等）。

时序分析基础

建立时间与保持时间、时序路径分类（输入到输出、寄存器到寄存器等）、时钟周期与频率。

时钟约束入门

create_clock命令详解、时钟周期与占空比设置、时钟组（clock groups）的概念。

生成时钟约束

create_generated_clock命令、分频与倍频时钟、相位对齐与边沿对齐。

生成时钟分频

时钟不确定性

set_clock_uncertainty命令、时钟抖动与时钟偏斜、设置合理的裕量。

时钟延迟约束

set_clock_latency命令、源延迟与网络延迟、时钟树综合前的预估。

延迟时钟树

输入延迟约束

set_input_delay命令、最大与最小延迟、参考时钟的指定。

输出延迟约束

set_output_delay命令、外部负载建模、输出延迟与时钟关系。

时序例外之伪路径

set_false_path命令、跨时钟域路径处理、异步复位路径。

时序例外之多周期路径

set_multicycle_path命令、建立时间与保持时间的多周期设置、启动沿与捕获沿。

多周期例外

时序例外之最大/最小延迟

set_max_delay与set_min_delay命令、组合逻辑路径约束、数据总线约束。

延迟组合逻辑

时序约束中的集合操作

get_cells、get_pins、get_nets、get_clocks命令、通配符与过滤条件。

时序约束中的对象过滤

-filter选项的使用、属性过滤（如ref_name、is_clocked）、复杂集合构建。

时序约束分组与层次化

group_path命令、关键路径分组、模块级约束与顶层约束。

分组层次化

时序约束中的时钟域交叉（CDC）

同步器建模、set_clock_groups -async用法、CDC路径的约束策略。

时序约束中的复位约束

异步复位与同步复位、复位释放时序、set_reset_delay命令。

时序约束中的I/O接口约束

set_load与set_drive命令、输出驱动强度、输入转换时间。

时序约束中的线负载模型

set_wire_load_model命令、线负载模式（top、enclosed、segmented）。

线负载模型

时序约束中的操作条件

set_operating_conditions命令、工艺角（PVT）、最差与最佳条件。

时序约束中的设计规则检查

set_max_transition、set_max_capacitance、set_max_fanout命令。

时序约束中的时钟门控检查

set_clock_gating_check命令、门控时钟的建立与保持时间。

时序约束中的数据到数据路径

data-to-data路径约束、set_data_check命令、异步FIFO约束。

数据路径FIFO

时序约束中的功耗约束

set_switching_activity命令、功耗分析中的时序约束、动态与静态功耗。

功耗低功耗

时序约束中的物理约束

set_physical_constraints命令、布局规划对时序的影响、区域约束。

时序约束的验证与调试

report_timing命令详解、时序报告解读、violation分析与修复。

时序约束的自动化脚本

Tcl脚本基础、约束生成脚本、批量修改约束的技巧。

时序约束的版本管理

约束文件的组织、Git管理约束、多人协作时的约束合并。

时序约束的优化策略

关键路径优化、面积与速度的权衡、约束松弛与收紧。

时序约束在不同工具中的差异

Synopsys DC与PrimeTime、Cadence Genus与Tempus、开源工具（OpenROAD）。

综合实战案例

一个完整SoC的约束设定、从RTL到GDS的约束流程、常见问题与解决方案。