📚 课程目录第4章均衡核心概念

4. 均衡核心概念

在PCIe高速链路中，信号经过PCB走线、连接器、过孔和封装后，高频分量会被严重衰减，导致接收端眼图闭合。均衡技术就是通过在不同位置对信号进行“频率补偿”和“码间干扰消除”，重新打开眼图。PCIe规范中，发送端FFE、接收端CTLE、DFE和CDR共同构成完整的均衡与时钟恢复体系，理解它们各自的位置、原理和作用，是后续参数配置与调优的基础。

一、均衡链路中的位置与分工

从发送芯片到接收芯片，信号依次经过发送端均衡、信道、接收端模拟均衡、接收端数字均衡和时钟恢复。每一级解决不同的问题：FFE在发送端预加重高频、CTLE在接收端补偿信道低频衰减、DFE消除已判决符号带来的后光标干扰、CDR则从数据流中恢复采样时钟。四者不是互相替代，而是级联配合。

二、发送端FFE：预加重与去加重

发送端FFE（Feed Forward Equalizer，前馈均衡器）本质上是一个有限冲激响应滤波器（FIR），在发送数据进入信道之前，根据相邻比特的极性对当前比特的幅度进行加权调整。其核心思想是：既然信道会衰减高频，那就在发送端提前把高频分量“抬高”，让信号经过信道后仍然保持足够的幅度和边沿。

PCIe中常见的FFE实现为3-tap或4-tap FIR，输出可表示为：

y[n] = c0·x[n] + c1·x[n-1] + c2·x[n-2] + c3·x[n-3]

其中：
  c0：主光标（main cursor）系数
  c1、c2、c3：前光标/后光标系数
  约束：c0 + c1 + c2 + c3 = 1（保持直流增益）

当c1为负值时，表示对前一个比特的反极性进行“去加重”，使跳变沿更陡；当c1为正值时，表示“预加重”，增强跳变幅度。PCIe规范定义了多个Preset（预设），每个Preset对应一组系数组合，用于适配不同损耗的信道。

FFE的优点是位于发送端，不会放大接收端噪声；缺点是会降低发送信号的总幅度，且对信道变化的适应能力有限，需要与接收端均衡配合使用。

三、接收端CTLE：模拟域高频补偿

CTLE（Continuous Time Linear Equalizer，连续时间线性均衡器）位于接收端模拟前端，是一个具有高频增益提升特性的模拟滤波器。它通过引入一个零点和一个极点，在奈奎斯特频率附近提供可调的增益峰值（peaking），从而补偿信道造成的高频衰减。

CTLE的传递函数可近似表示为：

H(s) = (1 + s/ωz) / (1 + s/ωp)

其中：
  ωz：零点频率，决定高频提升的起始点
  ωp：极点频率，决定高频提升的截止点
  直流增益：1（或可调）
  峰值增益：由ωz和ωp的比值决定

在PCIe中，CTLE的峰值增益通常可配置为几个档位，例如3.5dB、6dB、9dB等。信道损耗越大，需要的peaking越高。但CTLE在提升高频的同时也会放大高频噪声，因此不能无限制增大。

四、接收端DFE：数字域消除后光标

DFE（Decision Feedback Equalizer，判决反馈均衡器）位于接收端数字域，其核心思想是利用已经判决出的历史比特，预测当前比特受到的码间干扰，并从当前采样值中减去这个干扰量。DFE只消除“后光标”（post-cursor）干扰，即前面比特对当前比特的影响。

DFE判决过程：
  1. 采样当前比特得到 y[n]
  2. 计算反馈量：f = h1·d[n-1] + h2·d[n-2] + ...
  3. 修正采样值：y'[n] = y[n] - f
  4. 判决：d[n] = sign(y'[n])
  5. 更新反馈系数 h1、h2 ...

DFE的最大优点是不会放大噪声，因为它是在判决之后进行反馈消除，而不是在模拟域直接放大信号。但DFE也存在错误传播风险：如果某个比特判决错误，这个错误会通过反馈影响后续比特的判决。

五、CDR：时钟数据恢复

CDR（Clock Data Recovery，时钟数据恢复）从接收到的数据流中提取时钟信息，并调整采样相位，使采样点始终位于眼图的最佳位置（通常是眼图中心）。PCIe采用嵌入式时钟，没有独立的时钟线，因此CDR是接收端正常工作的前提。

CDR通常包含相位检测器、环路滤波器和压控振荡器（VCO）。相位检测器比较数据跳变沿与恢复时钟的相位差，环路滤波器平滑相位误差，VCO调整时钟频率和相位。最终目标是让采样时钟的上升沿对准数据眼图的中心。

均衡模块	位置	作用域	核心功能	主要参数	副作用
FFE	发送端	模拟/数字	预加重高频，补偿信道衰减	Preset、tap系数	降低发送幅度
CTLE	接收端模拟前端	模拟	高频增益提升，补偿信道损耗	Peaking增益、零点/极点	放大高频噪声
DFE	接收端数字域	数字	消除后光标ISI	反馈系数、tap数	错误传播
CDR	接收端时钟恢复	时钟域	恢复采样时钟，对齐采样相位	环路带宽、相位裕度	锁定时间、抖动

六、案例与场景：链路调优中的协同

假设一条PCIe 4.0链路，信道插入损耗在8GHz处约为20dB。初始配置下，接收端眼图几乎闭合，误码率高于1E-6。调优过程通常如下：

先调整发送端FFE Preset，选择与信道损耗匹配的预加重档位，使接收端信号幅度和边沿达到初步可用状态。
再调整接收端CTLE peaking增益，逐步增大高频补偿，观察眼图张开度和误码率变化。
启用DFE，配置合适的反馈tap数和系数，消除残余的后光标干扰。
检查CDR锁定状态和采样相位，确保采样点位于眼图中心，避免因相位偏移导致误码。
联合微调FFE和CTLE，避免过度均衡导致噪声放大或眼图畸变。

常见误区：只调CTLE而忽略FFE，可能导致发送端信号本身就不适合信道；或者过度增大CTLE peaking，虽然眼图高度暂时改善，但噪声也被放大，误码率反而恶化。DFE的tap数也不是越多越好，过多的tap会引入错误传播和功耗增加。

七、复盘要点

FFE解决“发送端预补偿”，CTLE解决“接收端模拟补偿”，DFE解决“接收端数字后光标消除”，CDR解决“采样时钟恢复”。
四者级联工作，参数需要联合优化，不能孤立调整。
均衡的目标不是让眼图“看起来最大”，而是让误码率最低、链路最稳定。
理解每个模块的副作用，才能在调优中做出正确取舍。

掌握FFE、CTLE、DFE和CDR的基本原理与作用，是后续进行PCIe均衡参数配置、Preset选择、CTLE档位调整和DFE系数优化的前提。只有清楚每一级在链路中的位置和职责，才能在面对不同信道和不同误码现象时，快速定位问题并给出有效的均衡策略。