3. 信号完整性基础
PCIe 的速率从 Gen1 的 2.5 GT/s 一路提升到 Gen5 的 32 GT/s、Gen6 的 64 GT/s，链路能否稳定工作，本质上取决于信号在信道中传输时是否还能被接收端正确识别。信号完整性（SI）就是研究“信号从发送端出发，经过封装、PCB 走线、连接器、线缆，到达接收端后还剩多少质量”的一整套理论与工程方法。本节把 PCIe SI 的核心概念串成一条主线：传输线 → 阻抗 → 反射 → 串扰 → 损耗 → 抖动 → 眼图 → 误码率 → 信道预算。
一、传输线理论：信号不是“瞬间到达”的
当信号上升时间远小于走线传播延迟时，走线不能再当作理想导线，而必须视为传输线。此时信号以电磁波形式沿走线传播，速度约为光速的 1/2 到 2/3，典型 FR4 微带线约 150 ps/inch，带状线约 180 ps/inch。传输线有两个关键参数：特性阻抗 Z₀ 和传播延迟 t_pd。Z₀ 由单位长度电感 L 与电容 C 决定：Z₀ = √(L/C)。PCIe 常见的单端阻抗为 50 Ω，差分阻抗为 85 Ω 或 100 Ω。
判断是否需要按传输线处理，可用“临界长度”经验法则：当走线长度大于信号上升时间对应电气长度的 1/6 时，就必须考虑传输线效应。例如 Gen4 上升时间约 30 ps，对应电气长度约 4.5 mm，因此几乎所有 PCIe 走线都必须按传输线设计。
二、阻抗匹配与反射：不连续就会“弹回来”
信号沿传输线传播时，如果遇到阻抗突变（如过孔、连接器、分支、线宽变化），一部分能量会继续向前，另一部分会反射回来。反射系数 Γ = (Z_L − Z₀)/(Z_L + Z₀)。当 Z_L = Z₀ 时 Γ = 0，完全匹配；当 Z_L 开路时 Γ = +1，全反射；短路时 Γ = −1。反射会造成过冲、下冲、振铃，严重时导致接收端误判。
工程上通过端接匹配抑制反射：源端串联端接（靠近发送端串 22～33 Ω）、终端并联端接（对地或对电源接 50 Ω）、戴维南端接、AC 端接等。PCIe 差分链路通常依靠发送端输出阻抗与接收端端接共同实现匹配，同时要求走线阻抗连续、过孔残桩尽量短。
三、串扰、损耗与抖动：三大“眼图杀手”
串扰来自相邻走线之间的容性与感性耦合，分为近端串扰（NEXT）和远端串扰（FEXT）。差分对内部两根线之间的耦合是差模信号的基础，但差分对之间、时钟与数据之间、高速与低速之间的耦合则会引入噪声。减小串扰的手段包括：增大线间距（3W 原则）、减少平行走线长度、避免跨分割、增加地孔屏蔽。
损耗包括导体损耗（趋肤效应，随频率 √f 增加）和介质损耗（随频率 f 增加）。PCIe Gen5 在 16 GHz 处的信道损耗可能达到 30 dB 以上。损耗使高频分量衰减，导致眼高降低、眼宽变窄、上升时间变缓。常用 FR4 在高速下损耗较大，低损耗板材（如 Megtron 6、M6N）可显著改善。
抖动是信号边沿在时间上的随机或确定性偏移，分为随机抖动（RJ）和确定性抖动（DJ），总抖动 TJ = DJ + n×RJ（n 由目标误码率决定）。抖动来源包括参考时钟抖动、电源噪声、码间干扰（ISI）、串扰等。抖动直接压缩眼宽，是高速链路最难处理的问题之一。
四、眼图、误码率与信道预算
眼图是把大量 UI 内的波形叠加显示，直观反映信号质量。关键指标包括眼高、眼宽、眼交叉比、抖动、上升/下降时间。眼图张开越大，接收端判决越可靠。误码率（BER）是错误比特数与总比特数之比，PCIe 通常要求 BER ≤ 10⁻¹²。眼图与 BER 通过浴盆曲线关联：眼高/眼宽对应一定 BER 下的判决余量。
信道预算（Channel Budget）是把发送端、信道、接收端的各项损耗与余量列成一张“收支表”，确保总损耗不超过标准允许值。下表给出一个简化的 PCIe Gen4 信道预算示例：
| 预算项 | 典型值 | 说明 |
|---|---|---|
| 发送端输出幅度 | 800 mVpp | 差分峰峰值 |
| PCB 走线损耗 | −12 dB @ 8 GHz | 含过孔与连接器 |
| 连接器与线缆损耗 | −6 dB | 金手指、插槽、线缆 |
| 串扰与反射余量 | −3 dB | 设计余量 |
| 接收端均衡增益 | +8 dB | CTLE/DFE 补偿 |
| 剩余眼高余量 | ≥ 50 mV | 目标 BER 10⁻¹² |
下面这张图把本节的核心链路关系可视化：从发送端出发，经过传输线、阻抗不连续点、串扰与损耗，最终到达接收端眼图与误码率判决，形成一条完整的信号完整性信号链。
五、案例与误区复盘
案例：某 Gen4 插卡在常温下链路训练成功，但高温老化后出现间歇性降速。用示波器测眼图发现眼高仅 35 mV，裕量不足。排查发现：走线在连接器附近有一段 8 mm 的阻抗不连续，且差分对间距过小导致串扰偏大。整改措施：优化过孔残桩、增大间距至 3W、更换低损耗板材，眼高恢复到 70 mV，BER 稳定在 10⁻¹² 以下。
常见误区：
- 只看阻抗数值，忽略阻抗连续性。50 Ω 平均阻抗合格，不代表没有局部突变。
- 把眼图“看起来还行”当作合格，忽略 BER 浴盆曲线与温度、电压角点。
- 只关注损耗，忽略串扰与抖动。高速链路中串扰和 ISI 往往是眼宽的主要压缩源。
- 信道预算只算损耗，不留反射、串扰、电源噪声余量，导致量产一致性差。