第3章 差分信号与单端信号对比：噪声抑制能力、EMI特性、功耗、布线复杂度
做硬件设计这些年，我经手过不少高速接口项目，从早期的RS-485到后来的LVDS、HDMI，再到咱们这门课的主角XY2-100总线。差分信号和单端信号的选择，几乎是每个项目一开始就得掰扯清楚的问题。有人觉得差分信号"娇气"，布线麻烦；有人说单端信号"省事"，但抗干扰差。到底谁更靠谱？今天咱们就从四个核心维度拉出来溜溜。
3.1 噪声抑制能力
差分信号靠的是"差"字吃饭。两根线传的电压大小相等、极性相反，接收端只看它们的差值——说白了，外界来的共模噪声在两根线上同时出现，一减就没了。这个特性叫共模抑制（CMRR），是差分信号最硬的本钱。
单端信号就惨了。一根信号线对地，噪声进来直接叠加在信号上，你根本分不清哪个是信号哪个是干扰。地弹、电源纹波、空间辐射，随便来一个都能让单端信号"破相"。
我记得有一次做XY2-100的传感器接口，现场电机一启动，单端信号直接崩了，波形像心电图。换成差分传输，立马稳如老狗。你想想看，工业现场那么多干扰源，单端真的扛不住。
3.2 EMI特性
差分信号的电磁场是相互抵消的。两根线靠得近，电流方向相反，产生的磁场互相抵消——辐射自然小。这个特性对EMC测试非常友好。
单端信号呢？回路面积大，就像一个小天线在往外辐射。特别是你不注意回流路径的时候，EMI问题能让整个产品卡在认证环节。
我曾经有一个教训：一个数据采集项目，单端信号线走了太长，回流路径绕了半个板子，结果辐射超标12dB。整改花了两周，最后还是改成差分传输才过关。嗯，那次之后我对单端信号的EMI问题特别敏感。
3.3 功耗对比
这个问题其实挺有意思。乍一看，差分信号需要双路驱动，静态功耗肯定比单端高。但实际系统中，事情没那么简单。
差分信号为了发挥优势，通常采用小摆幅传输。比如LVDS只有350mV，XY2-100的差分电平也才400mV左右。小摆幅意味着动态功耗并不高。
单端信号虽然只有一路驱动，但为了抗噪声，往往需要较大的电压摆幅——3.3V甚至5V。你想想看，电压高了，功耗自然上去了。
所以我的经验是：低速率下单端省电，高速率下差分不一定费电。我在一个项目里用差分替代单端后，驱动多了，但整体功耗反而降了20%，因为摆幅从3.3V降到了0.4V。
3.4 布线复杂度
这个没啥悬念——差分信号的布线要求高得多。等长、等距、阻抗受控，这三条缺一不可。特别是等长，差个几mil都可能影响信号完整性。
单端信号就轻松多了，走线只要不太离谱，基本都能跑。但话说回来，现在EDA工具越来越智能，差分布线的自动化程度很高。只要把规则设好，工具能帮你搞定大部分。
我个人习惯是用Allegro或PADS的时候，先把差分对的规则配置好，像下面这样：
差分对布线规则（XY2-100推荐）：
- 单端阻抗：50Ω ± 10%
- 差分阻抗：100Ω ± 10%
- 线宽：0.12mm（根据叠层调整）
- 线距：0.20mm（保证耦合）
- 等长误差：< 5mil
- 最大长度：不超过200mm设好规则后，走线基本一键生成。不过要注意，差分对换层时两边必须同时换，而且要加地过孔回流。这个细节我踩过坑，分享给你。
3.5 综合对比一览
四个维度看完，咱们用一张表收个总。这样你在项目选型时能一眼看明白。
| 对比维度 | 差分信号 | 单端信号 | 优势方 |
|---|---|---|---|
| 噪声抑制能力 | 强（共模抑制，CMRR > 60dB） | 弱（易受共模干扰） | 差分 |
| EMI特性 | 低（磁场抵消，辐射小） | 高（回路面积大，辐射强） | 差分 |
| 功耗 | 较高（双路驱动，但摆幅小） | 较低（单路驱动，但摆幅大） | 视场景而定 |
| 布线复杂度 | 较高（等长、等距、控阻抗） | 较低（走线简单，约束少） | 单端 |
说白了，差分信号在信号质量和抗干扰上全面占优，单端信号在布线便利性和成本上更有优势。选哪个，取决于你的系统对噪声和EMI的容忍度。
好了，四个维度的对比看下来，你应该能感觉到：差分信号和单端信号各有各的底盘。没有的好与坏，只有合不合适的场景。但如果你问我，在XY2-100这种高速工业总线上，我的答案很明确——差分，没得商量。