第二章 差分传输线理论:基础与实战

核心概念:传输线模型 → 特性阻抗 → 传播延迟 → 阻抗匹配

2.1 传输线模型 — 别再把导线当理想连线

很多人刚开始画差分线时,总觉得两根线拉通就完事了。但实际高频信号在天上飞,不是在地上跑。你要把它看成一条传输线,而不是一根理想导线。

传输线的核心模型就是分布参数模型。每单位长度上都有电阻R、电感L、电导G、电容C。我习惯用一个简单的RLCG分段模型去理解:

  • R(串联电阻) — 导体本身的欧姆损耗
  • L(串联电感) — 电流变化产生的磁场储能
  • G(并联电导) — 介质漏电损耗
  • C(并联电容) — 两导体间的电场储能

拿差分线来说,还有互感和互容。这些分布参数决定了信号传播的核心特性。为什么同样的线长,低频时看成短路,高频时却像一根天线?说白了就是因为这些分布参数在高频下起主导作用。

个人经验: 我在做一款10Gbps的SerDes通道时,最初仿真总是不对。后来发现是传输线分段数不够,每段只分了几毫米。我改用每段不超过信号上升沿对应电气长度的1/10后,仿真才跟实测对上。这里要记住:分段长度必须小于 tr / (10 * Vp)。

2.2 特性阻抗 — 差分线的“特征值”

特性阻抗是传输线最重要的参数。对差分线来说,它分为奇模阻抗和偶模阻抗,两者共同决定了差分阻抗。

关键公式(教科书级,但你必须记住):

差分阻抗 Zdiff = 2 × Zodd

其中奇模阻抗Zodd近似为:

Zodd ≈ √( (L11 – L12) / (C11 + C12) )

这个公式看着复杂,但实际PCB设计中,我们一般用叠层和线宽线距直接算出目标差分阻抗。比如XY2-100接口要求差分阻抗100Ω ±10%。

我建议你记住几个经验值(FR4材质,4层板):

线宽 (mil) 线距 (mil) 差分阻抗 (Ω)
5 8 约 100
6 10 约 100
4 6 约 90

我曾经踩过的坑: 有次设计差分线时,只改了线距没改线宽,以为阻抗变化不大。结果打样回来测试,阻抗从100Ω跳到了130Ω——因为叠层介电常数比我预想的大。所以一定要用阻抗计算软件(比如Polar Si9000)按实际叠层算一遍,别偷懒。

2.3 传播延迟 — 信号不是光速

信号在PCB走线中的传播速度取决于介质的相对介电常数εr。差分信号也不例外。传播延迟公式:

Tpd = √(εr_eff) / c0

其中c0是真空光速。对于FR4,有效介电常数εr_eff大约在4.0~4.5之间,所以差分信号的传播延迟大约为150~170 ps/inch。

这有什么实际意义?你想想看,如果一对差分线长度差了50mil,那么信号到达时间就差了多少?大约8.5ps。在1Gbps以上时,这个skew就可能引起共模噪声。所以,等长布线是差分线的基本修养。

  • 核心约束: 差分对内两根线的长度差必须控制在 <5mil 以内(对10Gbps+信号)
  • 常见误区: 以为等长就是等走线长度,忽略了过孔、拐角带来的额外延迟

我建议你把所有差分对的等长误差做成表格,在Layout前就定好规则。

2.4 阻抗匹配基础 — 不匹配就反射

阻抗不匹配时,信号会在不连续点产生反射。反射系数公式是经典:

Γ = (Zload – Z0) / (Zload + Z0)

这个反射信号会叠加在原始信号上,产生过冲、下冲、振铃。严重时会导致误码。差分传输线的匹配基本有三种方式:

  1. 源端串联匹配 — 在驱动端串一个电阻,吸收反射
  2. 终端并联匹配 — 在接收端对地或对电源拉电阻
  3. AC匹配 — 加电容隔直,保留直流偏置

对于XY2-100这种差分信号,厂家通常会在接收端内部集成100Ω终端电阻。但外部仍然要保证PCB走线的差分阻抗是100Ω,否则内部电阻也没用。

血泪教训: 有一回我设计了一块测试板,差分线阻抗控制得很好,但接收端芯片内部匹配电阻由于工艺偏差变成了95Ω。结果眼图稍微有点闭合。后来我在外部并联了一个1kΩ电阻做微调,才通过一致性测试。所以——永远为微调留一点空间。

差分传输线理论核心结构 差分传输线理论 传输线模型 (RLCG) 特性阻抗 (Z0, Zdiff) 传播延迟 (Tpd) 阻抗匹配基础 分布参数模型 奇/偶模分析 差分阻抗公式 叠层/线宽关系 有效介电常数 等长约束 反射系数公式 匹配方式(串/并/AC) 四大支柱:理解模型→算准阻抗→控制延迟→做对匹配 每一步都在为信号完整性服务

2.5 实践中的阻抗匹配策略

纸上谈兵没意思。我来说说实际Layout时,我会怎么处理阻抗匹配:

  • 第一步: 确认目标差分阻抗(比如100Ω),用叠层工具算出线宽线距
  • 第二步: 画好走线后,提取一段典型长度(如2英寸)用TDR仿真看看阻抗曲线
  • 第三步: 如果发现阻抗波动超过±5%,检查过孔stub、拐角、换层处的参考平面
  • 第四步: 在接收端附近预留并联电阻位(比如100Ω+ 微调电阻)

注意: 参考平面不连续是阻抗突变的最大元凶。我个人习惯在差分线两侧加回流地过孔,每隔5mm打一对,把回路电感降到最低。

2.6 总结(从实战角度说几句)

差分传输线理论不是挂在墙上的公式,是每天都要用的工具。比如你看到一块板子上差分线绕来绕去,就知道那是为了等长;你看到线宽细了,就能估出阻抗偏高。我建议你把这个章节里提到的公式、经验值、匹配策略做成一张随身笔记,画板时对照着检查。

嗯,最后强调一句:仿真永远比直觉靠谱。有条件用3D电磁仿真(HFSS、CST),没条件也要用2D场求解器(Polar、Si9000)算一遍。别像我早年那样,以为算对了实际上叠层变了——代价是重做一版板子,时间耽误两个月。